Verilog 언어란 무엇입니까! 회로 설계 인증서가 있습니까?

Verilog HDL 을 말하는 거죠?

HDL (hardware description language) 개요

EDA 기술이 발전함에 따라 하드웨어 언어로 PLD/FPGA 를 설계하는 것이 추세다. 현재 주요 하드웨어 설명 언어는 VHDL 과 Verilog HDL 입니다. VHDL 개발은 비교적 일찍 개발되었고, 구문은 비교적 엄격했고, Verilog HDL 은 C 언어를 기반으로 개발된 하드웨어 설명 언어이며, 구문은 비교적 자유롭다. Verilog HDL 보다 VHDL 작성 규칙이 verilog 보다 복잡하지만 Verilog 의 자유 문법도 소수의 초보자를 실수하기 쉽다. 외국의 많은 전자전공은 본과 단계에서 VHDL 을 가르치고, 대학원 단계에서는 verilog 를 가르친다. 국내에서 볼 때 VHDL 의 참고서가 많아 자료를 쉽게 찾을 수 있고, Verilog HDL 의 참고서는 상대적으로 적기 때문에 Verilog HDL 을 배우는 데 어려움이 있다.

Verilog HDL 에 대해 자세히 살펴보겠습니다.

Verilog HDL 은 가장 널리 사용되는 C 언어를 기반으로 개발된 구성 요소 설명 언어입니다. GDA (게이트웨이 설계 자동화) 의 PhilMoorby 가 1983 년 말에 시작되었습니다. 처음에는 하나의 시뮬레이션 검증 도구만 설계되었지만, 이후 관련 오류 시뮬레이션 및 타이밍 분석 도구가 속속 개발되었습니다. 1985 년 Moorby 는 세 번째 상용 시뮬레이터 Verilog-XL 을 출시하여 큰 성공을 거두면서 Verilog HDL 을 빠르게 보급하고 적용했습니다. 1989 CADENCE 는 GDA 를 인수하여 VerilogHDL 을 이 회사의 독점 특허로 만들었습니다. 1990 CADENCE 는 Verilog HDL 을 공식 발표하고 Verilog HDL 을 IEEE 표준 (예: IEEE 표준1364-1) 으로 홍보하기 위해 LVI 조직을 설립했습니다.

Verilog HDL 의 가장 큰 특징은 배우기 쉽고 사용하기 쉽다는 것이다. C 언어 프로그래밍 경험이 있다면 단기간에 빨리 습득할 수 있으므로 Verilog HDL 콘텐츠를 ASIC 설계 관련 과정에서 강의할 수 있습니다. HDL 언어 자체는 하드웨어와 시스템을 위해 특별히 설계되었기 때문에 학습자는 실제 회로 설계 경험을 동시에 얻을 수 있습니다. 이에 비해 VHDL 을 배우는 것이 더 어렵다. 하지만 Verilog HDL 의 자유문법도 초보자가 실수를 범하기 쉽다는 점에 유의해야 한다.

VHDL 또는 verilog HDL 선택 ？

이것은 초보자가 가장 자주 묻는 문제이다. 사실 두 언어는 큰 차이가 없고, 묘사능력이 비슷하다. 이러한 언어 중 하나를 파악한 후 단기 학습을 통해 다른 언어를 빠르게 배울 수 있다. 어떤 언어를 선택하느냐는 주로 주변 사람들의 사용 습관에 달려 있어 향후 학습과 교류를 용이하게 할 수 있다. 물론, ASIC 디자이너라면 먼저 verilog 를 익혀야 합니다. IC 디자인 분야에서는 90% 이상의 회사가 verilog 를 사용하여 IC 를 설계했기 때문입니다. PLD/FPGA 디자이너의 경우 두 가지 언어를 자유롭게 선택할 수 있습니다.