디지털 프로세서 (DSP) 는 디지털 필터, 오디오 처리, 이미지 처리 등 고속 디지털 신호 처리 분야에 널리 사용되는 강력한 데이터 처리 기능을 갖추고 있습니다. 아날로그 필터에 비해 디지털 필터는 표류하지 않고 저주파 신호를 처리할 수 있으며, 주파수 응답 특성은 이상적인 특성에 매우 가깝고, 정확도가 높고, 통합이 용이합니다. 프로그래밍 가능한 DSP 칩을 사용하여 디지털 필터를 구현하면 필터의 매개변수를 수정하여 필터의 특성을 쉽게 변경할 수 있습니다. 다음은 TMS320VC54x DSP 칩 설계로 FIR 디지털 필터를 구현하는 방법을 주로 설명합니다.
설계 목적의 의미
실제 응용 시스템에는 항상 다양한 간섭이 존재하므로 시스템 설계에서 필터의 좋고 나쁨은 시스템 성능에 직접적인 영향을 미칩니다. DSP 를 사용하여 디지털 처리를 하면 소음과 신호가 포함된 혼합 신호 소스를 샘플링한 다음 디지털 필터와 노이즈 필터를 통해 유용한 신호를 추출할 수 있습니다. 따라서 디지털 필터는 DSP 의 가장 기본적인 응용 분야이며 DSP 기반 디지털 필터에 익숙해지면 DSP 응용 시스템 개발을 위한 좋은 기반을 제공할 수 있습니다.
기술 지표
1. 디지털 필터의 주파수 매개변수는 주로 다음과 같습니다. ② 저항대 차단: 저항대와 전환대의 분계점으로, 여기서 신호 감쇠가 지정된 하한으로 내려간다. ③ 전환 주파수: 신호 전력이 1/2 (약 3dB) 로 감쇄될 때의 주파수를 말하며, 대부분의 경우 fc 를 통과 또는 차단 주파수로 사용합니다. ④ 회로 무손실 시간 소모적인 고유 주파수: 즉 공진 주파수. 복잡한 회로에는 일반적으로 여러 고유 주파수가 있습니다.
2. 이득 및 감쇠
통과 대역에서 필터의 이득은 일정하지 않다. (1) 저역 통과 필터의 통과 대역 게인은 일반적으로 ω=0 일 때의 게인을 나타냅니다. 하이 패스 핑거 ω → ∞ 시간 이득; 밴드의 일반적인 원리는 중심 주파수의 게인을 가리킨다. ② 대역 차단 필터의 경우, 저항 밴드 감쇠를 제공해야 하며, 감쇠는 이득의 역수로 정의됩니다. ③ 통대역 게인의 변화는 통대역 내 각 지점의 게인의 최대 변화를 가리킨다. 통과 대역 게인의 변화가 dB 단위인 경우 게인의 변화는 dB 단위입니다.
댐핑 계수 및 품질 계수
댐핑 계수 α는 대각선 주파수가 0 인 신호에 대한 필터의 댐핑 효과를 나타내는 지표이며 필터의 에너지 감쇠를 나타내는 지표입니다. 전달 함수의 극 실제 크기와 관련된 계수입니다.
4. 민감도
필터 회로는 여러 구성요소로 구성되며, 각 구성요소 매개변수 값의 변경은 필터의 성능에 영향을 줍니다.
5. 그룹 지연 함수
필터 설계에서 그룹 지연 함수는 필터 신호의 위상 왜곡 정도를 평가하는 데 자주 사용됩니다.
위의 사양은 일반 필터의 특성이지만 실제 응용 프로그램에서는 일반적으로 디지털 필터를 사용하여 주파수 선택을 수행하므로 DSP 를 사용하여 디지털 필터를 설계하는 데 필요한 기술 사양은 주로 주파수 영역에 지정된 진폭 주파수 응답 및 위상 주파수 응답입니다. 다음 그림과 같이 나타납니다
진폭-주파수 응답 및 위상-주파수 응답 특성 곡선
진폭-주파수 응답의 경우 시스템 통과 후 출력 신호의 크기와 신호 입력 시의 크기 사이의 비율로, 일반적으로 데시벨로 표시됩니다. 위상 주파수 응답의 경우 시스템 통과 후 출력 신호의 위상과 신호 입력 시 위상의 차이를 나타냅니다. 선형 위상 주파수 응답 지표로 필터를 설계하면 다음과 같은 장점이 있습니다. 1 은 실수 알고리즘만 포함하고 복수연산은 포함하지 않습니다. ② 지연 왜곡은 없으며 고정 된 수의 지연 만 있습니다. ③ FFT 알고리즘을 사용하여 컴퓨팅 효율성을 향상시킬 수 있습니다. ④ FIR 필터의 단위 충격 응답은 유한 시퀀스이기 때문에 FIR 필터에는 불안정성이 없고 오차가 적다.
기본 원리
DSP 를 사용하여 FIR 필터를 설계하는 방법에는 주로 창 함수 방법과 주파수 샘플링 방법이 있습니다. 여기서 창 함수 방법은 기본 설계 방법입니다. 전나무 필터는 창 함수 방법으로 설계되었습니다. 원하는 필터 응답이 0 이면 FIR 필터는 전달 함수를 찾도록 설계되었습니다.
추진, 설정
이것은 푸리에 급수의 계수이다. 이 근사치에서 가장 직접적인 방법은 단위 충격 응답으로 시작하여 이상적인 단위 충격 응답에 접근하는 것입니다. 무한 시퀀스이기 때문에 가장 쉬운 방법은 자르는 것입니다. 즉, 대략적인 전달 함수를 얻는 것입니다.
상식에서 Q 는 FIR 필터의 마지막 단계이며, Q 가 클수록 근접도가 높아집니다. 절단은 실제로 직사각형 창을 곱한 것입니다.
Z=, 그럼
임펄스 응답 계수는,,,,,,,, 입니다. 인과관계로 만들기 위해 Q 개의 샘플을 연기하여 다음을 얻습니다.
N+Q=k 를 설정하면 상식은
주문, N=2Q, get
여기서 는 펄스 응답 계수입니다. 여기서 ..., ..., ...
일반적으로 FIR 디지털 필터 출력의 Z 변환 형식과 입력된 Z 변환 형식 간의 관계는 다음과 같습니다.
구현 구조는 다음 그림과 같습니다.
Zt 변환 맵
위의 Z 변환 및 구조도에서 FIR 필터의 차이 방정식 표현식, 즉 위 공식의 역Z 변환을 쉽게 얻을 수 있습니다.
상식은 FIR 디지털 필터의 시간 영역 표현입니다. 여기서 x(n) 는 N 시점의 필터 입력 샘플링 값이며 상식에 따라 필터를 설계할 수 있습니다.
하드웨어 설계
1, DSP 칩
설계 원리에 따르면 핵심 부품은 텍사스 기기 회사에서 생산하는 저전력 고정 디지털 신호 프로세서 칩 TMS320C5402 입니다. 이 칩은 현재 가장 많이 사용되는 저가 DSP 칩이기 때문에 주로 다음과 같은 주요 기능을 갖추고 있습니다.
(1) 최대 532MIPS； 의 빠른 컴퓨팅 속도 ：
(1 프로그램 메모리 버스, 데이터 저장소 버스 3 개, 주소 버스 4 개)
(3) ⑶CPU 는 폰을 사용합니까? 노이만의 병렬 구조 설계를 통해 하나의 명령 주기 동안 많은 산술 연산을 고속으로 수행할 수 있습니다.
⑶ 4K× 16bitROM 및 16K× 16bit 이중 액세스 RAM 이 칩에 통합되어 있습니다.
⑸ 풍부한 칩 내부 주변 회로 (범용 I/O 핀, 타이머, 클럭 생성기, HPI 커넥터, 다중 채널 버퍼 직렬 포트 McBSP) 는 외부와의 인터페이스를 용이하게 합니다.
[6] 3.3 V I/O 전압, 1.8V 코어 전압, 평균 작동 전류 75mA, 코어 45mA, 30mA 입출력;
한때 144 핀 BGA 패키지는 부피와 전력 소비량을 줄였습니다.
2. 광고 및 DA 회로
이 디지털 필터 시스템에서 아날로그-디지털 변환기는 TI 회사의 TLV 1570 칩을 선택하고 8 채널 10 비트 2.7-5.5 V 저전압 아날로그-디지털 변환기 칩을 선택합니다. TLVl570 의 샘플링 빈도는 3V 에서 625KSPS 이며 입력 신호의 최대 주파수는 300K 를 초과할 수 없습니다.
모듈 변환 옵션 10 비트 장치로 인해 프로그램 코드를 단순화하고 DSP 의 연산 작업량을 줄이기 위해 이 디지털 필터 시스템은 TI 회사의 TLV5608 칩을 선택했습니다. 8 채널 10 비트 2.7-5.5V 저전압 디지털 아날로그 변환 칩입니다.
3. 전원 회로
DSP 칩의 전압 전류 요구 사항 및 이중 전원 공급 장치의 전원 공급 순서 요구 사항에 따라 TI 사의 전원 변환 칩 TPS73HD3 18, 출력 전압은 3.3V 및 1.8V 이며 전원 공급 장치당 최대 출력 전류는 750mA 로 이 시스템의 전원 요구 사항을 충족합니다. 또한 TPS73xx 의 정적 전류는 매우 낮기 때문에 전압 조정기의 출력을 안정시킬 수 있습니다.
4 벨 펄스 회로
C54xx 시리즈의 클럭 터미널은 X 1 및 X2/CLKIN 으로 수동 수정 발열기를 사용하여 클럭 신호를 제공합니다. DSP 에는 작동 주파수를 조정하는 데 사용할 수 있는 터미널 세트가 있으므로 결정진 주파수 선택에 대한 특별한 요구 사항은 없습니다. 10Mhz 의 결정진을 선택하세요.
5. 회로 다시 연결
DSP 시스템이 작동할 때 클럭 주파수가 높기 때문에 발생할 수 있는 간섭과 간섭을 극복하기 위해 워치독 기능이 있는 자동 리셋 회로를 사용하는 것이 가장 좋습니다. 따라서 전용 자동 리셋 칩 MAX706 이 사용됩니다. MAX706 의 전원 공급 장치는 3. 1 V ~ 5.0 V 이고, 로우 레벨 리셋 출력은 3.08v 입니다.
6. 폐기 터미널 처리
DSP 칩이 사용하는 관련 원리와 칩 설명서에 따라 사용하지 않는 터미널이 당기기 저항인지 공중에 떠 있는지 결정합니다.
7. 위의 각 부분의 회로 구성을 기준으로 DSP 디지털 필터의 전체 하드웨어 회로 다이어그램을 다음 그림과 같이 얻을 수 있습니다.
프로그래밍; 편성하다
1, 디자인 아이디어
DSP 는 디지털 필터링 작업을 수행하기 전에 초기화해야합니다. 칩은 DSP 의 초기 상태를 올바르게 설정해야 제대로 작동합니다. 이 시스템은 주로 다음 두 가지 영역에서 초기화됩니다.
① 레지스터 초기화: 상태 레지스터 ST0, 상태 레지스터 ST 1, 프로세서 모드 제어 레지스터 PMST, 소프트웨어 대기 상태 레지스터 SWWSR, 그룹 스위치 제어 레지스터 BSCR, 클럭 모드 레지스터 등
(2) 인터럽트 벡터 초기화: DSP 칩은 각 인터럽트 벡터의 설정 위치에 따라 하위 프로그램을 작성합니다. PMST 제어 레지스터 설정 연결할 때 IPTR 에서 지정한 주소로 테이블을 재배치합니다.
(2) 둘째, FIR 디지털 필터의 하위 프로그램 설계, 주요 단계는 다음과 같습니다.
(1) SPCR 1 1 레지스터의 두 번째 자리를 질의합니다. 1 이면 ready 를 나타내고 DRR 1 1 의 값을 AR3 이 가리키는 주소로 읽습니다. 이것이 최신 샘플링 값입니다.
② 최신 샘플링 값에서 200h 를 뺀 다음 AR3 값에서 1 을 뺍니다.
③ MAC 명령을 실행한다.
④ 누적기의 값을 변수 y 로 보내고 y 에 200h 를 더한다 .....
⑤ SPCR20 레지스터의 두 번째, 1 은 writeready 를 나타내고 Y 값을 DXR 10 에 지정합니다. 이는 필터의 출력값입니다.
⑥ 위의 단계를 반복하십시오.
2, 프로세스 흐름도
위의 프로그래밍 아이디어에 따르면 아래와 같이 DSP 를 사용하여 FIR 필터 설계를 위한 프로그램 순서도를 얻을 수 있습니다.
3, 프로그램 코드
초기화 프로그램이 너무 크고 복잡하기 때문에 MAC 명령어로 FIR 저통필터를 프로그래밍하는 프로그램 조각만 여기에 나와 있습니다.
FILT_task 1
LD Store_SICX, a.
STLM A, ar4
STM # 1, ar0 중간 주소
블랙 STM #28
LD DEM_Out, a
STL A, * ar4+%; 입력 신호: 실제
STM #Coef_Tab 1, ar5 필터 실수 계수 주소
LD #0, a
STM #27, BRC
RPTB SICXU- 1
MAC *AR4+0%, *AR5+, a.
SICXU LD A,-16, a ： 저역 통과 필터 결과
LD C7FFF, b
아민
음성 b
최대 값
STL A, DEM_Out
LDM AR4, a
STL A, Store_SICX
물에 담그면 부드러워진다
Coef_Tab 1
。 Word100; H(0)
。 단어 7 H( 1)
…; 임펄스 응답 계수
。 Word -248
。 Word-71; H(N- 1)
。 끝
요약
DSP 를 사용하여 FIR 필터를 설계함으로써 DSP 칩의 사용과 DSP 칩으로 구성된 기본 시스템의 관련 회로에 대해 심도 있게 이해하게 되었습니다. DSP 칩의 시스템 설계 및 애플리케이션 개발 프로세스에 익숙하고 도서관, 네트워크, 학우 등을 이용하여 자료를 찾아 관련 문제를 해결하는 것이 가장 기본적인 작업이자 가장 중요한 단계입니다. 이렇게 하면 스스로 문제를 해결할 수 있는 능력과 독립적으로 사고할 수 있는 능력을 키우고 기술자의 기질과 업무 태도를 갖추게 되어 향후 취업에 우위를 점할 수 있다.
디지털 필터는 DSP 의 전형적인 응용이다. 이를 배우면 비유와 추가 학습에 도움이 되며 다른 DSP 기반 시스템의 기능과 작동 원리를 이해할 수 있습니다. DSP 기반 애플리케이션 개발을 장악하여 시야를 넓히고 식견을 넓혔습니다. 현대 디지털 신호 처리 분야에 진입하는 중요한 기술이며, 심지어 대규모 집적 회로 개발도 사용될 수 있는 기초이다. 앞으로 중시하고 적극적으로 연구해야 한다.