현재 위치 - 법률 상담 무료 플랫폼 - 컨설팅 회사 - 10M 클럭 멀티플라이어를 20M 출력으로 사용하는 방법, 시계는 결정진에 의해 제공됩니다. 칩은 actel 의 FPGA A3P 125 이고 애플리케이션 소프트웨어는 Libero9.0 입니다.
10M 클럭 멀티플라이어를 20M 출력으로 사용하는 방법, 시계는 결정진에 의해 제공됩니다. 칩은 actel 의 FPGA A3P 125 이고 애플리케이션 소프트웨어는 Libero9.0 입니다.
하하, 나도 같은 문제가 발생했지만 결국 해결되었다. 사실, 이것은 매우 간단합니다.

1, 먼저 가장 간단한 분단 공사와 같은 프로젝트를 만들어야 합니다.

2. 구성 요구 사항 (다음 두 개의 트리거 소스 사용): 1)PLL 입력 클럭 clk02) 재설정 신호 areset (고평이 유효함을 기억). 모두 입력 3) C0: PLL 출력 클럭, 즉 멀티플라이어 후 20M 4) 잠금 신호로 설정되어 있습니다. 고평은 출력이 안정적임을 나타냅니다.

3.PLL 구성 프로세스: 1). Qusartus 열기 >; 도구 및 gt 대형 마법사 플러그인 관리자

2) 첫 번째 항목을 선택하고 새 ... 을 만든 후 다음을 누릅니다.

3) 선택 a 에서 I/O 드롭다운 상자를 엽니다 ... 왼쪽에서 알푸르를 찾습니다. 오른쪽에는 PLL 커널 컴파일 언어의 선택이 있습니다. 가운데에는 ₩ PLL_ctrl (프로젝트 디렉토리에 PLL _ ctrl 파일을 저장한다는 의미) 이 추가된 기본 프로젝트 저장 디렉토리가 있습니다. 다음 을 클릭합니다

4) 그런 다음 ALPLL 의 입력 클럭, 제어 신호 구성, 출력 클럭 구성, 시뮬레이션 라이브러리 파일, 출력 파일 설정, 출력 파일 설정이 있습니다. 내용을 잘 보려면 PLL_CTRL_inst 와 PLL_CTRL 파일이 있습니다. 다른 구성은 모두 간단하니 너는 이해할 수 있을 것이다. 구성이 완료되면 FINISH 를 클릭합니다. (finish 를 클릭하면 프로젝트에 추가할지 여부를 묻는 메시지가 표시되며 Yes 를 선택합니다.)

5) 그런 다음 PLL_CTRL_inst 를 프로젝트로 인스턴스화합니다. PLL_CTRL_inst 파일의 내용을 프로젝트 디렉토리에 복사하고 () 의 내용을 수정하며 실제로 하위 함수로 호출됩니다. 입력 및 출력 신호에 대한 올바른 핀 할당을 선택합니다.

이렇게 하면 간단한 PLL 클럭 멀티플라이어가 완성됩니다. 특정 멀티플라이어 (또는 주파수 분할) 는 PLL_CTRL 파일에서 계수를 수정할 수 있습니다. 한 가지 더, 레코딩 프로그램이 끝나면 실제 결정진시계를 PLL 입력 신호단으로 유인해야 합니다.

모르는 게 뭐가 있어, 같이 토론하고, 서로 공부해.