1? 진성비, 반도체 표류 트랜지스터가 포화지역에서 작동하는 저장 시간, 물리학보, 1959, 15 (7): 353 ~ 367.
2? 진성비, 1 차원 비균일 매체의 거울법, 청두통신학원 학보,1963,4 (3): 76 ~ 84.
3? 진성비, 표면 복합이 반도체의 불균형 유류자 표류 확산에 미치는 영향, 청두 통신공학대학 학보,1963,4, 100.
4? 진성비, 이명광, 트랜지스터의 전하 제어, 쓰촨 전자학원 제 2 회 연례회의 논문집, 1964, 168 ~ 185.
5? 진성비, 작은 주사 트랜지스터 IC-VBE 특성의 지수 요소 연구, 물리학보,1978,2 (1):10 ~ 2/KLOC
6? 첸 xingbi, 전력 MOSFET 최고의 도핑 분포? S 에피 택셜 레이어, IEEE Trans? 전자부품, 1982, ED-29(6):985~987.
7? X? B? 첸, 바이어스 게이트 전력 MOSFET 드리프트 영역 최고의 균일 한 표면 도핑? 깊은 매듭이 있어, Proc? 국제 반도체 및 집적 회로 기술,1986,383 ~ 385.
8? 진성비, 장판 작용 P-N+ 표면 전기장 분포의 간단한 표현, 전자학보, 1986, 14 (1): 36 ~ 43
9? 진성비, 장욱, 돌변평면결표면 전기장의 근사공식, 청두통신학원 학보, 1986, 15 (3): 34 ~ 40.
10? X? B? 첸, z? Q? 송, z? J? 리, 전력 MOSFET 드리프트 영역 최적화? 수평 구조와 깊은 매듭이 있습니까? 전자 장치에서 1987, ED-34( 1 1), 2344~2350.
1 1? 진성비, 장한계환의 간단한 이론, 전자학보, 1988, 16 (3): 6 ~ 9.
12? X? B? 첸, z? J? 리, x? 생강, 둘? 고해상도 필드 프로파일의 3 차원 수치 해석 전압 접합 장치, 중국 반도체 잡지,1988,9 (2), 18 1~ 187.
13? 진성비, 장욱, 고압 반도체 전기장의 2 차원 수치 분석, 반도체 학보,1988,9 (3): 255 ~ 260.
14? 진성비, 양, 가로결심력 MOSFET 표류 영역의 최적화된 디자인, 마이크로전자, 1988.
15? 진성비, 표면전하가 장한계환이 있는 P+-N 결전장과 전세 분포에 미치는 영향, 전자학보, 1988,16 (5):14 ~
16? 진성비, 리자오기, 송지청, 고압 반도체 소자 전기장의 2 차원 수치 분석, 청두통신학원 학보, 1988,17 (1): 46 ~
17? 진성비, 이조기, 이충민, 원통형 가장자리 돌연변이의 항복 전압, 반도체 학보, 1989, 10(2):233~ 237.
18? 진성비, 리자오기, 이충민, 원통형 경계 돌연변이의 항복 전압, 반도체 학보, 1989, 10 (6): 463 ~ 466.
19? 진성비, 표면전하 효과에 관한 부동장 제한 이론, 전자학보, 증간, 1989,105 ~11/
20? JTT 분석 및 설계 가이드? 평면 기술에 대한 특별 초청 보고서. ICSI CT' 89 회의,1989,456 ~ 458.
2 1? 진성비, 전력 MOS 진척과 HVIC, 제 6 회 전국 반도체 통합 기술 및 실리콘 재료 세미나 초청 보고서, 1989.
22? 진성비, 마스크 창을 통한 순간 소스 확산 불순물 분포에 대한 간단한 설명, ICSICT, 1989, 24 1~ 243.
23? 진성비, 이조기, 이충민, 타원형 기둥 돌연변이의 필드 분포와 항복 전압, 중국공학학보? 의 ICSCT'98,1989,459 ~ 461입니다.
24? 진성비, MOS 전력장치, 전자학보, 1990, 18 (5): 97 ~ 105.
25? 첸 xingbi, 가장 강력한 합병 장비, Proc? 베를린 독일 중국 전자 회의? 오펜바흐, 199 1, 339~345.
26? 진성비, 단말기 기술, 제 7 회 전국 반도체 통합 기술 및 실리콘 재료 세미나 초청 보고서, 199 1, 5 ~ 6.
27? X? B? 진, 을? 장, z? J? 리, 역최적화 설계 이론? 부분 p? 저항장판과 변화가 가로로 섞인 N 매듭, 고체를 사용하나요? 국가전자,1992,35 (9):1365 ~1370.
28? 진성비, 증군, 역전압 확산 평면 매듭의 전기장 분포와 항복 전압, 전자과학기술대학 학보, 1992, 21(5): 491~;
29? 진성비, 반도체 부품 및 마이크로전자 발전 추세, 현대전자학, 쓰촨 전자연구소 편찬,1992,84 ~ 94.
30? X? B? 첸, p? 대답? 모비 코너. 대답? T? 살라마, M? S? 타보스 j? 쩡, K? 스케이트 보드, 측면 높이? 최적화된 측면 도핑 전압 장치를 사용합니다. J? 전자학,1996,80 (3), 449~459.
3 1? 별벽진, K? 오? 신, 왕빈, 기울어진 돌연변이 PN 매듭 전기장 분포의 분석 모델, IEEE Trans? 전자 장치, 1997, ED-44, 5:869~873.
32? 첸 xingbi, 지능형 전력 집적 회로의 혁신적인 수평 장치, 제 2 회 중국 서부 (사천, 충칭, 광시, 간, 운남) 마이크로 일렉트로닉스 기술 연례 회의 논문, 1998, 1 ~ 7.
33? 첸 xingbi, 전력 장치 새로운 전압 유지 층 이론, 전자 저널, 1998, 7( 3), 211~ 2/kloc-0
34? X? B? 첸, p? 대답? 모비, K? 길, c? 대답? T? 사라마, 새로운 전력 장치 전압 유지층 이론, 마이크로일렉트로닉스 학보,1998,29 (12):1055 ~/Kloc-;
35? 진성비, 예, 고교 인재 양성에 대한 사고와 견해, 전자고등교육연구, 1998, 2, 3, 13 ~ 15.
36? 진성비, 전력기기의 실리콘 한계를 돌파 (초청논문), 제 5 회 국제 솔리드 스테이트 및 집적 회로 기술 회의 논문집, IEEE 출판사, 1998,141~/
37? 진성비, 엽흥녕, 돈, 수수, 싱글, 신형 CMOS 완전 호환 다이오드, 전자과학기술대학 학보, 1999.
38? 첸 유비, K? 오? 죄, 소설이 높습니까? 반대 도핑 영역을 갖는 전압 유지 구조. 전자부품, 2000, ED-47 (6):1280 ~1285.
39? Chen xingbi, CB 다른 패턴의 최상의 디자인 매개 변수? 구조, 중국 전자학보, 2000,9, (1):6~ 1 1.
40? 진성비, 반도체 마이크로전자로 인한 1 차 및 2 차 전자혁명, 전자과학기술대학 학보, 2000, 2 (2): 20 ~ 25.
4 1? 진성비, 1 차 전자혁명과 2 차 전자혁명, 마이크로컴퓨터 앱, 2000, 16 (8).
42? 첸 xingbi, 영혼에 대 한 기술 기반 혁신-반도체 기술, 세계 전자 부품, 2000 에 의해 촉발 된 주요 혁명.
43? 진성비, 포모명, 장서민, 차준, 상, 여경성, 나의 혁신과 부관, 중국 청년기술, 200 1 입니다.
44? 별벽진, K? 오? 죄, 최적화의 구체적? COOLMOS 의 저항, IEEE Trans? 전자부품, 200 1, ED-48(2):344~348.
45? 진성비, CBMOST 스위치 응답 이론, 전자학보, 200 1, 10( 1): 1~6
46? 첸 xingbi, 팬 Xuefeng, 적합 한 VLD 는 SPIC 를 더 좋고 싸게, Proc 만든다? 의 200 1, 104~ 108 입니다.
47? 진성비, 양, 민성, 신형 실리콘 전력장치의 한계, 고체전자학, 2002,46:1185 ~1/Kloc
48? 진성비, 반도체 마이크로일렉트로닉스 기술로 인한 제 1 차 전자혁명과 제 2 차 전자혁명, 제 16 회 전국 전력 기술 연례 회의, 2005, 32 ~ 36.
49? 첸 xingbi, 슈퍼 접합 장치, 전력 전자 기술, 2008,42 (12).
50? 진흥비, 황명민, 높은 K 절연체를 사용하는 포크 손가락 표류 지역 수직 전력 MOSFET, IEEE 전자기기 환간, 2012,59 (9), 2430~2437. 1 최적화 drift region of power MOSFET' with laterals structures and deep junctions
1 차원 불균일 매체에서의 2 장면 방법
세 번의 작은 주입으로 트랜지스터 Ic-V_be 특성 지수 계수 연구
4 트랜지스터 기반 전하 제어 방법
5 원통형 경계 돌연변이 접합의 항복 전압
포화 영역에서 반도체 드리프트 트랜지스터 작업 저장 시간
7 theory of switchingresponseofcbmost
8 optimum designofreverse-biasedp-njunctionssupingresistive field plates 및 variationlateraldoping 이론
9 optimumvldmakesspicbetterandcheaper
10 optimumdopingprofilofpowermosfetapiallayer
11optimumdesignparametersfordifferentpatternsofcb-구조
12 특정 저항 최적화
13 전원 장치에 대한 새로운 "실리콘 한계"
14 측면 고압 최적화 가변 측면 고압 사용
15 전력 장치의 "실리콘 한계" 를 돌파했습니다
16 분석 및 설계 가이드
17 분석 모델 전계 분포
18 이론적 부동 필드-제한 링 검사 표면 비용의 영향
19 asimpledescriptionofdiffusedimpuritystributionofaninstantaneoussource throughawindowofamask
진성비는 신형 전력 (전력 전자) 부품과 집적 회로라는 매우 중요한 분야에서 일련의 중요한 공헌과 성과를 거두었다. 국내 최초로 프로젝트를 제출하고 VDMOST, IGBT, Offset-GateMOST, LDMOST, SPIC, RESURF, SIPOS 등의 부품 및 관련 기술을 제 1 연구소로 완성했습니다. 그는 수직 전력 부품의 내압층과 수평 전력 부품의 표면 내압 영역에 대해 독특한 최적화 설계 이론을 제시하여 실제로 적용했다. 전력 장치에 대한 또 다른 핵심 기술인 터미널 기술을 체계적으로 분석하고 최적화하여 다양한 전력 전자 장치 설계에 적용함으로써 좋은 결과를 얻었습니다. 그는 또한 비탈밭 판의 새로운 구조 이론을 제시했다. 그의 세 가지 중요한 발명은 전력 전자기기를 새로운 수준으로 발전시킬 수 있다. 이러한 발명품들은 전통적인 극한 이론의 속박을 깨고, 근본적으로 기구의 전기적 성능을 개선했다. 첫 번째 발명품과 두 번째 발명품은 고속 전력 MOS 가 고전압에서의 전도 저항 한계 이론을 돌파하여 새로운 극한 관계를 얻었다. 첫 번째 발명은 지멘스에 의해 이루어졌으며 1998 년 국제전자설비회의 (샌프란시스코) 에서 전시되었다. 두 번째 발명과 세 번째 발명은 이미 중국에서 실험에 성공했다. 세 번째 발명에 따르면 고전압 (전력) 집적 회로의 가로형 장치는 기술적으로 기존 CMOS, BiCMOS 공정과 호환되므로 이러한 회로는 성능뿐만 아니라 비용 절감에도 도움이 되며 국내를 기반으로 제품화로 발전하고 있습니다. 유일한 (또는 제 1) 저자 (또는 주요 연구원) 로서 IEEE 등 학술지에 논문 40 여 편, 저작 5 종 (6 권), 미국과 중국 발명 특허 7 항, 국가발명상 2 항, 국가과학기술진보상 2 항, 성부급 상/KLOC-를 발표했다.