기억 발달의 역사

기억 발달을 이해하기 전에 먼저 몇 가지 일반적인 용어를 설명해야 기억에 대한 이해를 강화할 수 있습니다.

RAM은 RandomAccessMemory의 약자입니다. 이는 StaticRAM(정적 랜덤 액세스 메모리)과 DynamicRAM(동적 랜덤 액세스 메모리)의 두 가지 유형으로 나뉩니다.

SRAM은 예전에는 메모리의 주요 유형이었습니다. SRAM은 매우 빠르고 새로 고치지 않고도 데이터를 저장할 수 있었습니다. 복잡한 구조의 쌍안정 회로 형태로 데이터를 저장하는데, 데이터를 저장하기 위해 레지스터를 형성하는 데 더 많은 트랜지스터가 필요하므로 사용하는 실리콘 웨이퍼 면적이 상당히 크고, 따라서 SRAM은 제조 비용도 상당히 높습니다. 주 메모리보다 훨씬 작은 캐시에서 사용됩니다. Intel이 L2 캐시를 CPU에 통합한 후(Medocino를 시작으로) SRAM은 가장 큰 애플리케이션 수요 소스를 잃었습니다. 다행스럽게도 휴대폰이 아날로그에서 디지털로 발전하는 추세에서 SRAM은 마침내 또 다른 절전 이점을 찾았습니다. 수요 증가 기회와 네트워크 서버, 라우터 등에 대한 수요 인센티브로 인해 SRAM 시장은 거의 계속 성장할 수 없었습니다.

DRAM은 이름에서 알 수 있듯이 동적 RAM입니다. DRAM의 구조는 SRAM의 구조보다 훨씬 간단합니다. 기본 구조는 MOS 튜브와 커패시터로 구성됩니다. 구조가 간단하고 집적도가 높으며 전력 소모가 적고 생산 비용이 저렴한 장점이 있고 대용량 메모리 제조에 적합하여 현재 우리가 사용하는 메모리의 대부분은 DRAM으로 구성되어 있습니다. 그래서 다음에서는 주로 DRAM 메모리를 소개합니다. DRAM 메모리를 자세히 설명하기 전에 먼저 동기화의 개념에 대해 이야기해야 합니다. 메모리 액세스 방식에 따라 동기 메모리와 비동기 메모리의 두 가지 유형으로 나눌 수 있습니다. 구별 기준은 시스템 시계와 동기화할 수 있는지 여부입니다. 메모리 제어 회로(마더보드 칩셋, 일반적으로 Northbridge 칩셋)는 RAS(행 주소 선택 신호) 및 CAS(열 주소 선택 신호)를 발행하여 액세스할 메모리 뱅크를 지정합니다. SDRAM 이전의 EDO 메모리는 이 방법을 사용했습니다. 데이터를 읽는 데 걸리는 시간은 나노초 단위로 표시됩니다. 시스템 속도가 점차 증가하면, 특히 66MHz 주파수가 버스 표준이 되면 EDO 메모리의 속도는 매우 느려집니다. CPU는 항상 메모리에서 데이터를 기다려야 하므로 성능에 심각한 영향을 미치며 메모리는 매우 느려집니다. 큰 병목 현상. 따라서 시스템 클럭 주파수를 동기화하는 SDRAM이 나타납니다. DRAM 분류 FPDRAM: 빠른 페이지 메모리라고도 하며 386 시대에 매우 인기가 있었습니다. DRAM은 정보를 유지하기 위해 일정한 전류가 필요하기 때문에 전원이 꺼지면 정보가 손실됩니다. 리프레시 빈도는 초당 수백 번에 달할 수 있지만 FPDRAM은 동일한 회로를 사용하여 데이터에 액세스하기 때문에 DRAM의 액세스 시간 사이에 일정한 시간 간격이 있어 액세스 속도가 그다지 빠르지 않습니다. 또한 DRAM에서는 저장 주소 공간이 페이지 단위로 배열되어 있기 때문에 특정 페이지에 액세스할 때 다른 페이지로 전환하면 CPU의 추가 클록 사이클을 차지하게 됩니다. 인터페이스의 대부분은 72라인 SIMM 유형입니다. EDODRAM: EDORAM - ExtendedDateOutRAM - 외부 확장 데이터 모드 메모리입니다. EDO-RAM은 확장 데이터 출력 메모리와 전송 메모리의 두 저장 주기 사이의 시간 간격을 취소하고 동시에 데이터를 CPU로 보냅니다. .다음 페이지로 접속하므로 속도는 일반 DRAM보다 15~30배 빠릅니다. 동작전압은 일반적으로 5V이며, 인터페이스 방식은 대부분 72라인 SIMM형이지만 168라인 DIMM형도 있다. EDODRAM은 486 및 초기 Pentium 컴퓨터에서 널리 사용됩니다. 현재 표준은 이름에서 알 수 있듯이 시스템 클록 주파수에 동기식인 SDRAM(동기식 DRAM의 약어)입니다. SDRAM 메모리 액세스는 버스트 모드를 사용합니다. SDRAM은 기존 표준 동적 메모리에 동기화 제어 로직(상태 머신)을 추가하고 단일 시스템 클럭을 사용하여 모든 주소 데이터와 제어 신호를 동기화합니다.

SDRAM을 사용하면 시스템 성능이 향상될 뿐만 아니라 설계가 단순화되고 고속 데이터 전송이 가능해집니다. 기능적으로는 기존 DRAM과 유사하며 새로 고치려면 클럭이 필요합니다. SDRAM은 구조를 개선한 Enhanced DRAM이라고 할 수 있습니다. 그러나 SDRAM은 동기화 특성을 어떻게 사용하여 고속 시스템의 요구 사항에 적응합니까? 우리가 원래 사용했던 동적 메모리 기술은 비동기 제어를 기반으로 한 것임을 알고 있습니다. 시스템이 이러한 비동기 동적 메모리를 사용할 때 비동기 동적 메모리의 요구 사항에 맞게 일부 대기 상태를 삽입해야 합니다. 이때 명령 실행 시간은 최고 속도보다는 메모리 속도에 따라 결정되는 경우가 많습니다. 시스템 자체가 달성할 수 있는 비율. 예를 들어, CACHE에 연속적인 데이터를 저장할 때 60ns 속도의 빠른 페이지 메모리에는 40ns의 페이지 주기 시간이 필요합니다. 시스템 속도가 100MHz(1 클럭 주기 10ns)로 실행되면 데이터 액세스가 수행될 때마다 4 클록 사이클을 기다려야 합니다! SDRAM을 사용하면 동기화 특성으로 인해 이 순간을 피할 수 있습니다. SDRAM 구조의 또 다른 주요 특징은 동시에 열릴 수 있는 DRAM 주소의 두 열을 지원한다는 것입니다. 두 개의 열린 메모리 뱅크 사이의 메모리 액세스는 인터리브될 수 있습니다. 일반 프리셋 또는 활성화 열은 메모리 뱅크 액세스 프로세스에서 숨겨질 수 있으며, 이를 통해 하나의 메모리 뱅크를 동시에 읽거나 쓸 수 있습니다. 이러한 방식으로 진행하면 전체 장치 읽기 또는 쓰기 전반에 걸쳐 100MHz의 원활한 데이터 속도를 달성할 수 있습니다. SDRAM의 속도는 시스템의 클럭 속도를 제한하므로 속도는 MHz 또는 ns로 계산됩니다. SDRAM의 속도는 최소한 시스템 클록 속도보다 느려서는 안 됩니다. SDRAM 액세스는 일반적으로 4개의 연속 버스트 사이클에서 발생합니다. 첫 번째 버스트 사이클에는 4개의 시스템 클록 사이클이 필요하고 두 번째부터 네 번째 버스트 사이클에는 1개의 시스템 클록 사이클만 필요합니다. 수치 표현은 다음과 같습니다: 4-1-1-1. 그런데 BEDO(BurstEDO)는 버스트 EDO 메모리입니다. 실제로 Intel의 칩셋이 SDRAM을 지원하고 INTEL의 시장 리더십이 SDRAM이 시장 표준이 되는 데 도움이 되었기 때문에 그 원리와 성능은 SDRAM과 유사합니다.

DRAMR의 두 가지 인터페이스 유형 DRAM에는 초기 SIMM과 현재 표준 DIMM이라는 두 가지 주요 인터페이스 유형이 있습니다. SIMM은 Single-InLineMemoryModule의 약자로 단면 접촉식 메모리 모듈로 486 이하 PC에서 흔히 사용되는 메모리 인터페이스 방식이다. 이전 PC(486 이전)에서는 30핀 SIMM 인터페이스를 주로 사용했지만, 펜티엄에서는 72핀 SIMM 인터페이스를 주로 사용하거나 DIMM 인터페이스 유형과 공존했습니다. DIMM은 양면 접점 메모리 모듈인 DualIn-LineMemoryModule의 약어입니다. 즉, 이러한 유형의 인터페이스 메모리의 플러그인 보드 양쪽에 데이터 인터페이스 접점이 있습니다. 메모리는 현재 컴퓨터에서 많이 쓰이는데 보통 84핀인데 양방향이기 때문에 하나의 단말기에 84×2=168개의 접점이 있어서 사람들은 이런 메모리를 흔히 168라인 메모리라고 부르는데, 72핀은 -line SIMM형 메모리 모듈을 72라인 메모리라고 합니다. DRAM 메모리는 보통 72라인, EDO-RAM 메모리는 72라인과 168라인, SDRAM 메모리는 보통 168라인입니다. 새로운 세기의 새로운 메모리 표준의 도래는 컴퓨터 하드웨어에도 큰 변화를 가져왔습니다. 컴퓨터 제조 기술은 마이크로프로세서(CPU)의 클럭 주파수를 1기가비트 수준까지 높일 수 있을 정도로 발전했다. 해당 메모리도 프로세서의 속도를 따라잡아야 합니다. 현재 DDRSDRAM 메모리와 Rambus 메모리라는 두 가지 새로운 표준이 있습니다. 이들 간의 경쟁은 PC 메모리 시장 경쟁의 핵심이 될 것이다. DDRSDRAM은 메모리의 점진적인 진화 경로를 나타냅니다. Rambus는 컴퓨터 디자인의 큰 변화를 나타냅니다. 더 나은 관점에서 봅니다. DDRSDRAM은 개방형 표준입니다. 그러나 Rambus는 특허입니다. 그들 사이의 승자는 컴퓨터 제조 산업에 중요하고 광범위한 영향을 미칠 것입니다.

RDRAM은 동작 주파수를 대폭 개선했지만, 이번 구조 변화에는 칩셋, DRAM 제조, 패키징, 테스트는 물론 PCB와 모듈까지 포괄적인 변화가 수반되는데, 이는 파급력이 크다고 할 수 있습니다. 몸 전체를 움직입니다. 고속 DRAM 구조의 향후 개발은 어떻게 됩니까?

인텔이 리퍼브하고 다시 출시한 820 칩셋이 실제로 RDRAM을 주류로 끌어올릴 수 있을까요? PC133SDRAM: PC133SDRAM은 기본적으로 PC100SDRAM의 확장일 뿐입니다. DRAM 제조, 패키징, 모듈, 커넥터 측면에서 기존 사양을 그대로 유지하므로 생산 비용이 PC100SDRAM과 거의 같습니다. 엄밀히 말하면 둘 사이의 차이점은 동일한 공정 기술 하에서 최대 133MHz의 속도로 입자를 선택하는 추가 "스크리닝" 공정이 있다는 것뿐입니다. 133MHz FSB를 지원하고 CPU의 전면 버스 주파수(FrontSideBus)를 133MHz로 높이는 칩셋과 함께 사용하면 DRAM 대역폭을 1GB/초 이상으로 늘려 전반적인 시스템 성능을 향상시킬 수 있습니다. DDR-SDRAM: DDR SDRAM(Double Data Rate DRAM) 또는 SDRAM II는 클럭의 상승 에지와 하강 에지 모두에서 데이터를 전송할 수 있으므로 실제 대역폭이 두 배가 되어 성능/비용 비율이 크게 향상됩니다. 실제 기능 비교를 보면, PC133에서 파생된 2세대 PC266DDRSRAM(133MHz 클럭 × 2배 데이터 전송 = 266MHz 대역폭)은 최신 InQuest 테스트 보고서에서 Rambus보다 24.4% 더 높은 성능을 나타냈을 뿐만 아니라 Micron에서도 테스트에서도 다른 고대역폭 솔루션보다 성능이 뛰어나 DDR이 성능 면에서 Rambus와 경쟁할 수 있음을 충분히 입증했습니다. DirectRambus-DRAM: RambusDRAM 설계와 이전 DRAM의 가장 큰 차이점은 마이크로 컨트롤러가 일반 메모리 컨트롤러와 다르기 때문에 요구 사항을 충족하도록 칩셋을 다시 설계해야 한다는 것입니다. 또한 데이터 채널 인터페이스도 일반 메모리와 다릅니다. 8비트(ECC 포함 9비트)의 2개 데이터 채널(채널)로 데이터를 전송합니다. SDRAM의 64비트에 비해 크기는 작지만 클럭 주파수는 400MHz까지 높을 수 있으며, 상승하는 양쪽에서 데이터를 전송할 수 있습니다. 그리고 클럭의 하강 에지를 통해 1.6GB/초의 피크 대역폭을 달성합니다.

다양한 DRAM 사양 종합 비교 데이터 대역폭: 데이터 대역폭의 관점에서 볼 때 기존 PC100의 최대 데이터 전송 속도는 클럭 주파수가 100MHz일 때 800MB/초에 도달할 수 있습니다. DRAM이 고급 0.25미크론 스레드로 제조되면 클럭 주파수가 133MHz인 대부분의 PC133 입자를 "선택"할 수 있으며, 이는 CPU와 칩셋이 협력할 수 있는 한 최대 데이터 전송 속도를 다시 1.06GB/초로 높일 수 있습니다. 전반적인 시스템 성능이 향상될 수 있습니다. 또한 DDR의 경우 동일한 클럭 주파수 133MHz에서 클럭의 상승 및 하강 에지 모두에서 데이터를 전송할 수 있으므로 피크 데이터 전송이 두 배로 크게 증가하여 2.1GB/초 성능 Rambus가 현 단계에서 달성할 수 있는 1.6GB/초보다 훨씬 높습니다.

전송 모드: 기존 SDRAM은 병렬 데이터 전송을 사용하는 반면 Rambus는 보다 특별한 직렬 전송 방법을 채택합니다. 직렬 전송 방식에서는 데이터 신호가 모두 들어오고 나가기 때문에 데이터 대역폭을 16비트로 줄이고 작동 클록 주파수(400MHz)를 크게 높일 수 있지만 이 역시 모듈의 데이터 전송 설계에 문제를 야기합니다. 한계. 즉, 직렬 연결 모드에서는 모듈 중 하나가 손상되거나 단선이 발생하면 전체 시스템이 정상적으로 부팅되지 않습니다.

따라서 Rambus 메모리 모듈을 사용하는 마더보드의 경우 메모리 확장 슬롯 3개 세트를 완전히 채워야 합니다. Rambus 모듈이 부족한 경우 순전히 신호 직렬을 제공하는 데 사용되는 릴레이 모듈(ContinuityRIMM 모듈, C-RIMM)만 사용합니다. 연결 작업을 수행하고 원활한 데이터 전송을 허용합니다. 모듈 및 PCB 설계: Rambus의 작동 주파수는 400MHz에 달하므로 회로 설계, 회로 레이아웃, 입자 패키징 및 메모리 모듈 설계가 모두 이전 SDRAM과 매우 다릅니다. 모듈 설계 측면에서 RDRAM으로 구성된 메모리 모듈을 RIMM(RambusInMemoryModule)이라고 합니다. 현재 설계에서는 4, 6, 8, 12, 16 등 다양한 수의 RDRAM 입자로 구성될 수 있습니다. 184로 늘어났지만 전체 모듈의 길이는 원래 DIMM과 동일합니다. 또한 설계 측면에서 Rambus의 각 전송 채널은 제한된 수의 칩 입자(최대 32개)를 전달할 수 있으므로 RDRAM 메모리 모듈의 용량이 제한됩니다. 즉, 이미 16개의 RDARM 칩이 포함된 RIMM 모듈을 설치한 경우 메모리를 확장하려면 최대 16개의 RDARM 칩이 포함된 다른 모듈만 설치할 수 있습니다. 또한 RDARM은 고주파에서 작동할 때 높은 온도를 생성하므로 RIMM 모듈은 방열판을 사용하여 설계해야 하며 이로 인해 RIMM 모듈의 비용도 증가합니다.

파티클 패키징: D램 패키징 기술은 초기 DIP와 SOJ에서 TSOP로 발전했다. 현재 주류 SDRAM 모듈을 보면 Shengchuang Technology가 개척한 TinyBGA 기술과 Qiaofeng Technology가 개척한 BLP 패키징 모드 외에도 대다수가 여전히 TSOP 패키징 기술을 사용하고 있습니다.

DDR과 RDRAM이 잇달아 등장하면서 메모리 주파수는 더 높은 수준으로 높아졌고, TSOP 패키징 기술은 점차 DRAM 설계 요구 사항을 충족할 수 없게 되었습니다. 인텔이 추진하는 RDRAM으로 판단하면 차세대 μBGA 패키징 형태를 채택한 것으로 보이며, 향후 DDR과 같은 다른 고속 DRAM 패키징도 동일하거나 다른 BGA 패키징 형태를 채택할 것으로 여겨집니다. RDRAM은 클럭 주파수에서 획기적인 발전을 이루었고 전체 시스템의 성능을 효과적으로 향상시켰지만 실제 사용에서는 사양이 현재 주류인 SDRAM과 매우 다르며 기존 시스템 칩과도 호환되지 않습니다. 인텔이 독점하는 상황. DRAM 모듈 설계에도 최신 세대의 BGA 패키징 방식을 사용했을 뿐만 아니라, 테스트 장비에 대한 막대한 투자는 물론 회로 기판 설계에도 엄격한 8레이어 보드 표준을 채택했습니다. 이로 인해 대부분의 DRAM 및 모듈 제조업체는 감히 성급하게 후속 조치를 취하지 않습니다.

게다가 램버스는 특허 규격이기 때문에 RDRAM을 생산하려는 제조사는 먼저 램버스로부터 인증을 받고 높은 특허료를 지불해야 한다. 이로 인해 DRAM 제조업체의 비용 부담이 가중될 뿐만 아니라, 향후 차세대 메모리 표준을 제정할 때 원래의 사양 제어 능력을 상실하게 될 것이라는 우려도 있습니다.

RIMM 모듈은 최대 32개의 파티클만 가질 수 있기 때문에 Rambus의 적용이 제한되어 있으며 보급형 서버 및 고급 PC에서만 사용할 수 있습니다. 아마도 PC133은 성능 면에서 Rambus와 경쟁할 수는 없지만 일단 DDR 기술이 통합되면 데이터 대역폭은 2.1GB/sec에 도달할 수 있습니다. 이는 Rambus가 달성할 수 있는 1.6GB/sec 표준보다 앞서 있을 뿐만 아니라 open 램버스에 비해 규격과 호환성이 훨씬 높기 때문에 램버스에 큰 피해를 줄 것으로 추정된다. 게다가 VIA, AMD 등 대만 연합의 강력한 지원에 힘입어 인텔이 계속해서 예전처럼 시장을 장악할 수 있을지는 아직 미지수다. 적어도 저가형 PC나 네트워크 PC 측면에서는 램버스의 시장 규모는 작을 것이다.

결론: 인텔은 램버스의 기세를 회복하기 위해 다양한 전략 레이아웃과 대응책을 채택했지만, 결국 램버스와 같은 획기적인 사양을 갖춘 제품에는 극복해야 할 문제가 많이 있습니다. 아마도 인텔은 마더보드의 RIMM 슬롯 방식을 바꾸거나 SDRAM과 RDRAM이 함께 존재하는 과도기적 솔루션(S-RIMM, RIMMRiser)을 제안함으로써 기술적 문제를 해결할 수 있을 것입니다. 그러나 대규모 대량 생산의 비용 통제에 있어서는 인텔만으로는 할 수 없는 일입니다. 더욱이 네트워크 추세에 따른 컴퓨터 애플리케이션의 가격은 점점 저렴해질 것입니다. 여전히 Rambus에 관심이 있습니까? 테스트할. 공급 측면에서는 NEC의 기존 VCMSDRAM 사양(VirtualChannelMemory)과 Rambus 지원에 대한 삼성 등 DRAM 제조업체의 보수적인 태도, 관련 패키징 및 테스트 장비에 대한 투자 부족 등으로 볼 때 연말 이전에는 Rambus 메모리 모듈은 여전히 ​​PC133이나 심지어 DDR에 비해 가격 경쟁력이 부족합니다. 장기적인 관점에서 Rambus 아키텍처는 주류가 될 수 있지만 더 이상 시장을 지배하는 절대적인 주류는 아닐 것입니다. SDRAM 아키텍처(PC133, DDR)는 저렴한 비용 이점과 광범위한 범위로 인해 매우 좋은 성능을 가져야 합니다. 응용 분야. 미래의 DRAM 시장은 다양한 구조가 공존하는 상황이 될 것이라고 믿습니다.

최근 소식은 차세대 메모리의 주축이 될 것으로 기대되는 램버스 DRAM이 칩셋 출시 지연으로 소폭 차질을 겪었다는 소식이다. 전 세계 컴퓨터 제조사들은 DDR SDRAM 표준화를 목표로 하고 있다. 같은 당이 결성한 AMII(Advanced Memory International Inc.) 진영은 PC200보다 10배 이상 빠른 PC1600과 PC2100 DDR SDRAM 규격 표준화를 적극 추진하기로 했다. PC266의 움직임은 Rambus DRAM과 DDR SDRAM 간의 메모리 지배력 전쟁을 새로운 국면으로 이끌었습니다. 세계 2위의 마이크로프로세서 제조사인 AMD가 자사의 Athlon 프로세서에 PC266 DDRSDRAM을 사용하고, DDRSDRAM을 지원하는 칩셋을 올해 중순 이전에 개발하기로 결정해 DDRSDRAM 진영이 크게 고무되고 있습니다. 글로벌 메모리 제조업체들은 향후 투자 초점을 Rambus DRAM에서 DDRSDRAM으로 전환할 가능성이 매우 높습니다.

결산하면 올해 DDRSDRAM의 개발 모멘텀은 RAMBUS를 능가할 것입니다. 더욱이 DDR SDRAM의 생산원가는 SDRAM의 1.3배에 불과해 생산원가 측면에서 더욱 유리하다. DDR 및 RAMBUS 외에도 향후 유망한 메모리 제품이 몇 가지 있습니다. SLDRAM(SyncLinkDRAM, 동기식 링크 메모리): SLDRAM은 속도 측면에서 RDRAM과 가장 가까운 경쟁자일 수 있습니다. SLDRAM은 현재의 4뱅크 구조를 16뱅크로 확장하고 새로운 인터페이스와 제어 논리 회로를 추가하는 강화되고 확장된 SDRAM 아키텍처입니다

. SLDRAM은 SDRAM과 같은 각 펄스 에지를 사용하여 데이터를 전송합니다.

VirtualChannelDRAM: VirtualChannel "가상 채널"은 메모리 장치와 메인 제어 칩의 메모리 제어 부분 사이에 설치된 일종의 레지스터로 캐시에 해당합니다. VC 기술을 사용한 후 메모리에 대한 외부 읽기 및 쓰기 작업이 수행되면 메모리 칩의 각 장치에 대한 읽기 및 쓰기 작업이 더 이상 직접 수행되지 않고 대신 VC 에이전트에 의해 수행됩니다. VC 자체의 캐싱 효과는 과소평가할 수 없습니다. 메모리 칩 용량이 현재 가장 일반적인 64Mbit일 때 VC와 메모리 장치 사이의 대역폭은 1024bit에 도달했습니다.

전면/백그라운드 병렬 처리로 인한 속도 향상을 고려하지 않더라도 "먼저 메모리 장치에서 고속 VC로 데이터를 이동한 다음 외부에서 읽고 쓰는" 기본 구조 자체가 메모리 성능 향상에 매우 적합합니다. . 각 메모리 칩에는 여러 개의 VC가 장착될 수 있으며, 64Mbit 제품의 VC 수는 총 16개입니다. 각 VC는 서로 다른 메모리 마스터 장치(MemoryMaster, 여기서는 CPU, Southbridge 칩, 다양한 확장 카드 등을 나타냄)에 해당할 수 있을 뿐만 아니라, 필요한 경우 여러 VC 채널을 함께 묶어 메모리 마스터에 해당할 수도 있습니다. 특히 큰 대역폭을 차지하는 장치. 따라서 VC-SDRAM은 여러 작업이 동시에 실행될 때 지속적이고 효율적인 데이터 전송을 보장할 수도 있습니다. VC-SDRAM의 또 다른 특징은 기존 SDRAM과 핀 호환이 유지된다는 것입니다. 제조업체는 마더보드가 이를 지원하도록 마더보드 배선을 재설계할 필요가 없습니다. 하지만 기존 SDRAM과 다르게 제어되기 때문에 현재 VC-SDRAM을 지원하는 칩셋으로는 VIA의 ApolloPro133 시리즈, ApolloMVP4, SiS의 SiS630 등이 있습니다.