홈소스 극 구조를 가진 전력 MOS 전계 효과 트랜지스터 제조 방법

신청번호 cn201310314819.0 신청일 2013.07

게재 (공고) 호 cn104241133a 게재 (공고) 일 2014./klla

현재 법적 지위의 타당성은 검토 중이다.

분류 번호 h01L21/336 (2006.05438+0) I; H01L21/28 (2006.01) i.

신청자 (특허) 나머지 국경일

주소: 장쑤 소주 공단 5 단 15 126 동 2003 호

발명가 (디자이너) 여국경절; 무용군

우선 순위 2012.07.27cn 201210262341.7

특허 대리인

요약

본 발명은 트렌치 소스 극 구조를 가진 전력 MOS 전계 효과 튜브의 제조 방법에 관한 것으로, 단일 셀 배열의 소스 극 접촉 영역에서 리소그래피, 에칭 및 증착 금속 층의 제조 공정을 차례로 사용합니다. 단일 셀 배열에서 소스 극 접촉 영역의 에칭에 대해 동일한 리소그래피 그래픽을 마스크로 사용합니다. 건식 에칭과 습식 에칭을 결합하여 소스 금속 층이 소스 영역 상단의 수평 접촉 플랫폼과 소스 영역 측면의 세로 접촉 측면에 동시에 닿도록 합니다. 본 발명의 전력 MOS 전계 효과 트랜지스터 제조 방법에 따라 소스 금속층과 소스 영역 간의 접촉 영역이 증가하여 소스 금속의 접촉 저항을 줄이고 에너지 손실을 줄이며 장치 성능을 향상시킵니다.