1..1전류 및 정전기 방전
1..1.1전류 및 정전기
1..1.2 정전기 방전
1. 1.3 주요 ESD 특허, 발명 및 혁신
1..1.4esd 고장 메커니즘
1.2 ESD 디자인의 기본 개념
ESD 디자인 컨셉
1.2.2 외부 이벤트에 대한 장치 응답
1.2.3 선택적 회로 회로 회로
1.2.4 스위치
1.2.5 전류 경로 디커플링
1.2.6 피드백 루프 디커플링
1.2.7 전원 레일 디커플링
1.2.8 지역 및 글로벌 배포
1.2.9 기생요소 사용
1.2. 10 버퍼
1.2. 1 1 안정기
1.2. 12 반도체, 회로 또는 칩 기능의 사용되지 않은 부분
1.2. 13 부동 네트워크와 부동 네트워크 간의 임피던스 일치
1.2. 14 연결되지 않은 구조물
1.2. 15 가상 구조 및 가상 회로 사용
1.2. 16 비수축 소스 이벤트
1.2. 17 면적 유효성
1.3 시간 상수
1.3. 1 정전기 및 정적 자기 시간 상수
1.3.2 열 시간 상수
1.3.3 열 물리 시간 상수
1.3.4 반도체 소자 시간 상수
1.3.5 회로 시간 상수
1.3.6 칩 레벨 시간 상수
1.3.7 ESD 시간 상수
1.4 커패시턴스, 저항, 인덕턴스 및 ESD
1.4. 1 콘덴서
1.4.2 저항기
1.4.3 인덕턴스
1.5 ESD 및 경험 법칙
1.6 세트 총 분포 분석 및 ESD
1.6. 1 전류 및 전압 분포
1.6.2 중앙 집중식 시스템 및 분산 시스템
1.6.3 분산 시스템: 사다리꼴 네트워크 분석
1.6.4 저항-인덕턴스-커패시턴스 (RLC) 분산 시스템
1.6.5 RC 분산 시스템
1.6.6 저항-컨덕턴스 (RG) 분산 시스템
1.7 ESD 측정 및 품질 요소
1.7. 1 칩 레벨 ESD 측정
1.7.2 회로 레벨 ESD 측정
1.7.3 ESD 장치 측정
1. 7. 4 ESD 품질 및 신뢰성에 대한 비즈니스 측정
1.8 ESD 방안의 12 단계 형성법
1.9 이 장의 요약
운용하다
참고
제 2 장 디자인 합성
2. 1 반도체 칩 ESD 보호의 구조와 합성
2.2 전기 및 공간 연결
2.2. 1 전기 연결
열연결
2.2.3 공간 연계
2.3 ESD 보호, 래치 효과 및 소음
2.3. 1 소음
래치 효과
2.4 인터페이스 회로 및 ESD 구성 요소
2.5 ESD 전원 클램프 네트워크
2.6 ESD 레일 대 레일 장치
2.6. 1 ESD 트랙 대 트랙 네트워크 레이아웃
2.6.2 주변 장치 및 어레이 I/O
2.7 보호 링
2.8 패드, 부동 패드 및 연결되지 않은 패드
2.9 용접 디스크 아래의 구조 연결
2. 10 이 장의 요약
운용하다
참고
제 3 장 ESD 디자인: MOSFET 회로 설계
3. 1 기본 ESD 디자인 개념
3.1..1채널 길이 및 선가중치 제어
3. 1.2 ACLV 제어
3. 1.3 MOSFET 용 Esd 설계 예
3.2 ESD MOSFET 디자인: 채널 폭
3.3 ESD MOSFET 설계: 접촉 구멍
3.3. 1 격자에서 접촉 구멍까지의 거리
접촉 구멍 간격
끝단 접촉
3.3.4 단일 손가락 가장자리의 접촉 구멍
3.4 ESD MOSFET 디자인: 금속 분포
3.4. 1 MOSFET 금속 와이어 설계 및 전류 분포
3.4.2 MOSFET 사다리꼴 네트워크 모델
3.4.3 MOSFET 연결: 비평행 전류 분포
3.4.4 MOSFET 연결: 병렬 전류 분배
3.5 ESD MOSFET 디자인: 실리사이드 커버 템플릿
실리사이드 마스크 설계
3.5.2 소스 극과 누출을 가로 지르는 실리사이드 마스크 설계
3.5.3 게이트를 덮는 실리사이드 마스크 설계
실리사이드 및 분할
3.6 ESD MOSFET 디자인: 시리즈 * * * 소스 * * 게이트 구조.
3.6. 1 시리즈 MOSFET (* * * 소스 * * 래스터 구조 포함)
3.6.2 전체 * * * 소스 * * 래스터 MOSFET
3.7 ESD MOSFET 디자인: 커플링과 진류 기술의 교차 핑거 디자인.
3.7. 1 MOSFET, 그 격자는 진류 저항을 통해 접지된다.
3.7.2 게이트와 소프트 라이닝지 사이에 진류 저항이 있는 MOSFET 입니다.
3.7.3 소스 게이트 커플 링 도미노 타운 흐름 저항의 MOSFET 구조
3. 7. 4 MOSFET 소스 극 시동 게이트 부트 스트랩 진류 저항의 포크 구조
3.7.5 MOSFET 소스 시동 게이트 부트 게이트 부트 크로스 핑거 MOSFET, 다이오드 저항 안정기 포함.
3.8 ESD MOSFET 설계: 폐쇄 누설 설계 매개변수
3.9 ESD MOSFET 상호 연결 안정기 설계
3. 10 MOSFET 디자인: 소스 극과 누출 구분
3. 1 1 이 장의 요약
운용하다
참고
제 4 장 ESD 디자인: 다이오드 디자인
4. 1 ESD 다이오드 디자인: ESD 의 기초
4.1..1ESD 디자인의 기본 개념
4. 1.2 ESD 다이오드 설계: ESD 다이오드의 작동 방식
4.2 ESD 다이오드 설계: 양극
양극 확산의 p+0 폭 효과
P+ 양극 접점
4. 2. 3 P+ 양극 금속 실리사이드 영역의 에지 설계
4. 2. 4 P+ 양극과 n+ 음극 사이의 격리 거리
4. 2. 5 P+ 양극의 가장자리 효과
4.2.6 원형 및 팔각형 ESD 다이오드 설계
4.3 ESD 다이오드 설계: 상호 연결
4.3. 1 병렬 케이블 연결 설계
4.3.2 평행 배선 설계
4.3.3 테이퍼 평행 및 평행 배선 정량화
4.3.4 연속 원추형 평행 및 평행 배선
4.3.5 중앙 급전이 있는 수직 (측면) 배선 설계
4.3.6 통합 금속 폭 수직 (측면) 디자인
4.3.7 T 확장 수직 (측면) 배선
4.3.8 패드 아래의 금속 설계
4.4 ESD 다이오드 설계: 폴리 실리콘으로 정의된 다이오드 설계
4.5 ESD 다이오드 구조 설계: n 우물 다이오드 설계
4.5. 1 n 트랩 다이오드 연결 설계
4.5.2 n 트랩 접촉 밀도
4.5.3 n 트랩 ESD 설계, 보호 링 및 인접 구조
4.6 ESD 다이오드 설계: n+/p 기판 다이오드 설계.
4.7 ESD 다이오드 설계: 다이오드 문자열
4.7. 1 ESD 디자인: 다이오드 직렬 전류-전압 관계
4.7.2 다중 입/출력 환경의 다이오드 직렬 요소
패드 통합
4.7.4 ESD 디자인: 다이오드 직렬 디자인-달링턴 증폭기.
4.7.5 ESD 디자인: 다이오드 직렬 디자인-영역 비율
4.8 ESD 다이오드 설계: 3 우물 다이오드
4.9 ESD 디자인: BICMOS ESD 디자인
4.9. 1 p+/n 트랩 다이오드 ESD 구조 (고 저항 주입 컬렉터 포함)
4.9.2 깊은 홈 (DT) 격리 구조의 STI 정의가 있는 p+/n 트랩 다이오드.
4.9.3 트렌치 (TI) 격리 구조의 STI 정의가 있는 p+/n 트랩 다이오드.
4. 10 이 장의 개요
운용하다
참고
제 5 장 절연체에 실리콘 ESD 설계
5. 1 SOI ESD 의 기본 개념
5.2 SOI ESD 디자인: MOSFET (본체 접촉이 있는 t 형 (t 형 레이아웃)
5.3 SOI ESD 디자인: SOI 측면 다이오드 구조
5.3. 1 SOI 측면 다이오드 설계
5. 3. 2 SOI 측면 다이오드의 둘레 설계
5. 3. 3 SOI 측면 다이오드의 채널 길이 설계
5.3.4 SOI 측면 다이오드 p+/n-/n+ 다이오드 구조
5.3.5 SOI 측면 다이오드 p+/p-/n+ 다이오드 구조
5.3.6 SOI 측면 다이오드 p+/p-/n-/n+ 다이오드 구조
5.3.7 게이트 SOI 수평 p+/p-/n-/n+ 다이오드 구조 없음
5.3.8 SOI 측면 다이오드 구조 및 SOI MOSFET 헤일로 링
5.4 SOI ESD 디자인: 매립 저항 (BR) 부품
5.5 SOI ESD 디자인: SOI 동적 임계값 전압 MOSFET(DTMOS)
5.6 SOI ESD 디자인: 이중 게이트 (DG)MOSFET
5.7 SOI ESD 디자인: FINFET (비평면형 듀얼 게이트) 구조.
5.8 SOI ESD 디자인: 기판 구조
5.9 SOI ESD 디자인: SOI 대 몸체 접촉 구조
5. 10 이 장의 요약
운용하다
참고
제 6 장 외부 드라이브 (OCD) 및 ESD
6. 1 슬라이스 외부 드라이브 (OCD)
6.1..1OCD I/o 표준 및 ESD
6. 1.2 OCD: ESD 디자인 기반
6. 1.3 OCD: CMOS 비대칭 풀업/풀다운.
6. 1.4 OCD: CMOS 대칭 풀업/풀다운.
6. 1.5 OCD: 송신 수신 회로 논리 (GTL)
6. 1.6 OCD: 고속 트랜시버 논리 (HSTL)
6. 1.7 OCD: SSTL (short-line terminal logical)
6.2 외부 드라이브: 혼합 전압 인터페이스
6.3 외부 구동 자체 바이어스 우물 OCD 네트워크
6.3. 1 OCD: 자체 바이어스 우물 OCD 네트워크
6.3.2 자체 바이어스 우물 OCD 네트워크용 ESD 보호 네트워크
6.4 외부 드라이브: pipper (프로그램 가능 임피던스) OCD 네트워크
6.4. 1 OCD: 프로그래머블 임피던스 (포주) OCD 네트워크.
6.4.2 포주 강박증에 사용되는 ESD 입력 보호 네트워크
외부 드라이브 6.5 개: 범용 OCD
6.6 외부 드라이브: 도어 어레이의 OCD 디자인
6.6. 1 도어 어레이 OCD ESD 설계 및 구현
6.6.2 도어 어레이의 OCD 디자인: 사용되지 않은 구성 요소 활용
6.6.3 도어 어레이의 OCD 설계: 사용되지 않은 요소의 임피던스 매칭
6.6.4 OCD ESD 디자인: MOSFET 의 전원 트랙을 나타냅니다.
6.7 외부 구동: 게이트 변조 네트워크
6.7. 1 OCD 게이트 변조 MOSFET ESD 네트워크
6.7.2 OCD 그리드 변조 네트워크 단순화
6.8 외부 구동 ESD 디자인: 커플 링 및 타운 플로우 기술의 합성
6.8. 1 MOSFET, 다이오드 소스 부트 게이트 부트 게이트 부트 저항 안정기 멀티손가락 MOSFET
6.8.2 MOSFET 소스 시동 게이트 부트 스트랩 저항 안정기 멀티 핑거 MOSFET
6.8.3 게이트 커플 링 도미노 효과 저항 안정기 MOSFET
6.9 개의 외부 구동 ESD 설계: 라이닝 변조 저항 안정기 MOSFET.
6. 10 이 장의 요약
운용하다
참고
7 장 수신 회로 및 ESD
7. 1 수신 회로 및 ESD
7.1..1수신 회로 및 그 지연
7. 1.2 수신 회로 성능 및 ESD 부하 효과
7.2 수신 회로 및 ESD
7.2. 1 수신 회로 및 HBM
7.2.2 수신 회로 및 CDM
7.3 수신 회로 및 그 개발
7.3. 1 하프 패스 전송 도어가 있는 수신 회로
7.3.2 완전 통과 전송 도어가있는 수신 회로
7.3.3 수신 회로, 하프 패스 전송 도어 및 네트워크 유지
7.3.4 수신 회로, 하프 패스 전송 도어 및 향상된 홀더 네트워크
7.4 의사 제로 VT 반 통과 전송 게이트 수신 회로
7.5 제로 전송 도어 수신 회로
7.6 방전 트랜지스터 수신 회로
7.7 테스트 기능을 갖춘 수신 회로
7.8 슈미트 트리거 피드백 네트워크 수신 회로
7.9 바이폴라 트랜지스터 수신 회로
7.9. 1 바이폴라 싱글 엔드 수신 회로
7.9.2 바이폴라 차동 수신 회로
7. 10 이 장의 요약
운용하다
참고
제 8 장 SOI ESD 회로 및 설계 통합
8. 1 SOI ESD 디자인 통합
8.1..1soi ESD 디자인과 바디 CMOS ESD 디자인의 장점.
8. 1.2 SOI ESD 디자인 레이아웃에 비해 바디 CMOS 의 단점.
8. 1.3 SOI 디자인 레이아웃: t-레이아웃 스타일
8. 1.4 SOI 디자인 레이아웃: 혼합 전압 인터페이스 (MVI)T 레이아웃 스타일.
8.2 SOI ESD 디자인: 다이오드 디자인
8.3 SOI ESD 다이오드 설계: 혼합 전압 인터페이스 (MVI) 환경
8.4 알루미늄 상호 연결이 있는 SOI CPU 의 SOI ESD 네트워크
8.5 구리 (Cu) 상호 연결을 위한 SOI ESD 설계
8.6 게이트 회로의 SOI ESD 설계
8.7 SOI 및 동적 임계값 ESD 네트워크
8.8 SOI 기술 및 다양한 ESD 문제
8.9 이 장의 개요
운용하다
참고
9 장 ESD 전원 클램프
9. 1 ESD 전원 클램프 설계 표준
9.2 ESD 전원 클램프: 다이오드 기반
9.2. 1 ESD 전원 클램프: 직렬 다이오드를 코어 클램프로 사용합니다.
9.2.2 ESD 전원 클램프: 직렬 다이오드를 코어 클램프로 사용-금속 클래드 설계 개념
9.2.3 ESD 전원 클램프: 직렬 다이오드를 코어 클램프-부스트 설계 개념으로 사용합니다.
9.2.4 ESD 전원 클램프: 코어 클램프로 직렬 다이오드 문자열-캔틸레버 설계 개념
9.2.5 ESD 전원 클램프: 3 우물 직렬 다이오드를 핵심 클램프로 사용합니다.
9.2.6 ESD 전원 클램프: SOI 시리즈 다이오드 ESD 전원 클램프.
9.3 ESD 전원 클램프: MOSFET 기반
9.3. 1 CMOS RC 는 MOSFET ESD 전원 클립을 트리거합니다
9.3.2 혼합 전압 인터페이스 RC 는 ESD 전원 클립을 트리거합니다.
9.3.3 전압 트리거 MOSFET ESD 전원 클램프
9.3.4 향상된 RC 트리거 MOSFET ESD 전원 클램프
9. 3. 5 RC 네트워크에 의해 트리거되는 MOSFET 전원 클램프 레이아웃
9.4 ESD 전원 클램프: 바이폴라 트랜지스터 기반
9.4. 1 바이폴라 ESD 전원 클램프: 전압 트리거 ESD 전원 클램프.
9.4.2 바이폴라 ESD 전원 클램프: 지나 항복 전압에 의해 트리거됩니다.
9.4.3 바이폴라 ESD 전원 클램프: BVCEO 전압이 ESD 전원 클립을 트리거합니다.
9.4.4 바이폴라 ESD 전원 클램프: 혼합 전압 인터페이스 순방향 바이어스 전압 및 BVCEO 브레이크 다운 통합
바이폴라 ESD 전원 클램프
9.4.5 바이폴라 ESD 전원 클램프: 초저전압 순방향 바이어스 전압 트리거
9.4.6 바이폴라 ESD 전원 클램프: 커패시턴스 트리거
9.5 ESD 전원 클램프: 정류기 기반 사이리스터 정류기.
9.6 이 장의 개요
운용하다
참고