Guiqiu (집적 회로 칩 패키징 기술 개발 전망)

고급 칩 레벨 패키징 기술 및 개발 전망

출처: 마이크로 전자 패키징 기술

자동차 전자 부품 및 기타 소비자 전자 제품의 급속한 발전에 따라 마이크로 전자 패키징 기술은 전자 제품의 "가격 대비 성능, 신뢰성, 다기능, 소형화, 저비용" 추세에 따른 도전과 기회에 직면해 있습니다. QFP (사각 플랫 패키지) 와 TQFP (플라스틱 사각 플랫 패키지) 는 표면 장착 기술 (SMT) 의 주류 패키지 형태로서 업계에서 항상 인기를 끌고 있지만, 0.3mm 핀 간격의 제한 하에 입출력 핀이 있는 VLSI 를 더 많이 패키징, 장착 및 용접할 때 극복하기 어려운 상황에 처해 있습니다. 이에 따라 진진과 구형 볼록점을 입출력으로 하는 BGA (볼 그리드 배열) 가 등장해 CSP (Chipscalpackage) 기술로 발전했다. 새로운 CSP 기술을 사용하면 VLSI 가 고성능, 높은 신뢰성을 전제로 최소한의 패키지 크기 (원시 칩 크기에 가까운 크기) 를 실현할 수 있지만 상대적으로 비용이 적게 들기 때문에 전자 제품의 소형화 추세에 부합하는 것은 시장에서 매우 경쟁력 있는 고밀도 패키징 형태입니다.

CSP 기술의 출현은 멀티 칩 구성 요소 (MCM) 및 직접 칩 장착 (DCA) 과 같은 베어 패키징을 기반으로 한 고급 패키징 기술의 발전으로 새로운 활력을 불어넣어 고성능 고밀도 패키징 개발 아이디어를 넓혔습니다. MCM 기술이 베어 칩이 저장, 테스트, 노화 심사 등의 문제에 직면했을 때, CSP 기술은 이러한 고밀도 패키징 설계를 수면 위로 떠오르게 했다.

2CSP 기술 특성 및 분류

2. 1CSP 의 특징

J-STD-0 12 표준에 따르면 CSP 는 패키지 크기가 원시 칩 [1] 의 1.2 배를 초과하지 않는 고급 패키지 형태입니다. CSP 는 실제로 원래 칩 패키징 기술, 특히 BGA 소형화 과정에서 형성됩니다. μBGA (마이크로볼 그리드 어레이, 현재는 CSP 의 한 형태로만 분류됨) 라고 불리기 때문에 BGA 패키징 기술의 많은 장점이 있습니다.

(1) 패키지 크기가 작아 고밀도 패키지의 요구 사항을 충족할 수 있습니다. CSP 는 현재 가장 작은 VLSI 패키지 중 하나입니다. 핀 수 (입출력) 가 같은 CSP 패키지와 QFP 및 BGA 패키지의 비교는 표 1[2] 에 나와 있습니다.

표 1 에서 볼 수 있듯이 패키지 핀이 많은 CSP 는 기존 패키지 형태보다 훨씬 작으며 고밀도 캡슐화를 쉽게 수행할 수 있습니다. 집적 회로의 규모가 지속적으로 확대됨에 따라 경쟁 우위가 뚜렷하여 집적 회로 제조업의 중시를 불러일으켰다.

일반 CSP 의 패키지 면적은 간격이 0.5mm 인 QFP 의 1/ 10 보다 작고 BGA 의1/3 ~1/kga 만 있습니다 CSP 는 크기가 같은 다양한 칩 패키지 중 핀 수가 가장 많아 다중 핀 패키지에 적합하며, 입출력 수가 2000 개가 넘는 고성능 칩에도 적용할 수 있습니다. 예를 들어 핀 간격이 0.5mm 이고 패키지 크기가 40×40 인 QFP 에는 최대 304 개의 핀이 있습니다. 핀 수를 늘리려면 핀 간격만 줄일 수 있지만 QFP 는 기존 공정 조건에서 0.3mm 의 기술적 한계를 극복하기가 어렵습니다. BGA 패키지에는 CSP 에 비해 600~ 1000 개의 핀이 있지만, 동일한 핀 수의 경우 CSP 가 BGA 보다 훨씬 쉽게 조립됩니다.

(2) 전력 성능이 뛰어난 CSP 내부 케이블 길이 (0.8~ 1.0mm 만 해당) 는 QFP 또는 BGA [4] 보다 훨씬 짧고 기생 지시선 용량 (

(3) 테스트, 스크리닝 및 노화가 쉽습니다. MCM 기술은 현재 가장 효율적이고 최첨단 고밀도 패키지 중 하나입니다. 핵심 기술은 원시 칩을 설치하는 것으로, 내부 칩 패키징에 지연이 없고 구성 요소 패키징의 밀도가 크게 높아지는 장점이 있어 향후 시장이 호황을 누리고 있다. 하지만 그 알몸의 테스트, 선별, 노화 등의 문제는 아직 해결되지 않아 자격을 갖춘 알몸을 얻기가 어려워 수율이 상당히 낮고 제조 비용이 높다 [4]; CSP 는 종합적인 노화, 필터링, 테스트, 조작, 수리가 편리하고 진정한 KGD 칩을 얻을 수 있습니다. 현재 베어 칩 대신 CSP 를 설치하는 것이 필수적이다.

(4) 열 성능이 우수한 CSP 패키지는 주석 볼을 통해 PCB 에 연결되며, 칩이 작동할 때 발생하는 열은 접촉 면적이 커서 PCB 로 쉽게 전달되어 방출됩니다. 기존의 TSOP (Thin Small Profile Package) 방법에서는 칩이 핀을 통해 PCB 에 용접되고, 솔더 조인트와 PCB 간의 접촉 면적이 작으며, 칩이 PCB 로 열을 방출하기가 상대적으로 어렵다. 테스트 결과에 따르면 전도성 냉각은 80% 이상을 차지할 수 있습니다.

동시에 CSP 칩은 전면을 아래로 향하게 설치하면 후면에서 열을 방출하여 열 효과가 좋다. 10mm× 10mmCSP 의 열 저항은 35℃/W, TSOP, QFP 는 40℃/w, CSP 열 저항은 4.2, QFP 는/klp 입니다

(5) 포장을 채울 필요가 없습니다. 대부분의 CSP 패키지에서 볼록점과 열가소성 접착제의 탄성은 매우 좋으며, 수정원과 기판의 열팽창 계수가 다르기 때문에 응력이 발생하지 않으므로 바닥 충전이 필요하지 않으며, 충전 시간과 충전 비용 [5] 을 절약할 수 있습니다. 이는 기존 SMT 패키지에서는 할 수 없습니다.

(6) 제조 공정 및 장비 호환성이 좋습니다. CSP 는 기존 SMT 프로세스 및 인프라와 잘 호환되며 핀 간격은 현재 사용 중인 SMT 표준 (0.5~ 1mm) 을 완벽하게 준수합니다. 특별히 PCB 를 설계할 필요가 없고 조립이 간단합니다. 따라서 기존의 반도체 가공 설비와 조립 기술을 이용하여 생산을 조직할 수 있다.

2.2 CSP 의 기본 구조 및 분류

CSP 의 구조는 주로 IC 칩, 상호 연결 레이어, 용접 볼 (또는 볼록, 용접 기둥) 및 보호 층의 네 부분으로 구성됩니다. 상호 연결 레이어는 자동 테이프 (TAB), 지시선 결합 (WB), 플립 칩 (FC) 등을 통해 칩과 용접 볼 (또는 볼록, 용접 기둥) 을 내부적으로 연결하는 CSP 패키지의 핵심 부품입니다. CSP 의 일반적인 구조는 그림 1 과 같습니다 [6].

현재 전 세계적으로 50 개 이상의 IC 제조업체가 다양한 구조의 CSP 제품을 생산하고 있습니다. 현재 각 업체의 발전에 따라 CSP 패키지는 다음 다섯 가지 주요 범주 [7,3] 로 나눌 수 있습니다.

(1) 유연성 회로 패키지 미국 Tessera 에서 개발한 CSP 패키지의 기본 구조는 그림 2 에 나와 있습니다. 주로 IC 칩, 캐리어 (유연체), 접착층 및 볼록 점 (구리/니켈) 으로 구성됩니다. 캐리어 벨트는 폴리이 미드와 동박으로 구성됩니다. 주요 특징은 구조가 간단하고 안정성이 높으며 설치가 편리하며 기존 탭 (tapeautomatedbonding) 장치를 사용하여 용접할 수 있다는 것입니다.

(2) 강성 베이스보드 Interposer 패키지 일본 도시바 회사에서 개발한 CSP 패키지는 실제로 그림 3 과 같이 얇은 세라믹 베이스보드 패키지입니다. 주로 칩, 알루미나 (Al2O3) 기판, 구리 (Au) 볼록 및 수지로 구성됩니다. 플립, 수지 충전, 인쇄 3 단계로 완성됩니다. 패키지 효율 (칩과 기판 면적의 비율) 은 75% 에 달하며 같은 크기의 TQFP 보다 2.5 배 높습니다.

(3) 리드 프레임 CSP 패키지 일본 후지쯔가 개발한 이러한 CSP 패키지의 기본 구조는 그림 4 에 나와 있습니다. Tape-LOC 와 MF-LOC 로 나뉩니다.

두 가지 형식에서 칩은 지시선 프레임에 장착되고 지시선 프레임은 외부 핀으로 사용되며 땜납 볼록점을 만들 필요가 없으며 칩은 외부와 상호 연결될 수 있습니다. 일반적으로 테이프 잠금과 MF 잠금의 두 가지 형태로 나뉩니다.

(4) 웨이퍼 레벨 패키지 ChipScale 이 개발한 웨이퍼 레벨 패키지는 그림 5 에 나와 있습니다. 웨이퍼의 전면 공정이 완료되면 반도체 공정으로 웨이퍼를 직접 캡슐화하고, 홈 그루브를 통해 주변 상호 연결을 만든 다음 단일 부품으로 자릅니다. WLP 는 주로 재분배 기술과 볼록 제조 기술의 두 가지 핵심 기술로 구성됩니다. 그것은 다음과 같은 특징을 가지고 있다: 1 누드형 크기에 해당하는 위젯 (마지막 공정은 조각으로 절단됨); (2) 단위 칩 처리 비용 (칩 원가율 동기화 비용); ③ 가공 정밀도가 높다 (수정원의 평평도와 정밀도 안정성 때문).

(5) 마이크로몰드 CSP 미쓰비시 모터사가 개발한 CSP 구조는 그림 6 에 나와 있습니다. 주로 IC 칩, 성형 수지 및 볼록점으로 구성됩니다. 칩의 용접 디스크는 칩의 금속 배선을 통해 볼록점과 상호 연결되며, 전체 칩은 수지에 주조되고 외부 접점만 남습니다. 이 구조는 매우 높은 핀 수를 달성하여 칩의 전기적 성능을 향상시키고, 패키지 크기를 줄이고, 신뢰성을 높이며, 메모리, 고주파 장치 및 논리 장치의 높은 I/O 요구 사항을 완벽하게 충족시킬 수 있습니다. 또한 지시선 상자와 용접 선이 없어 부피가 특히 작아 패키징 효율성이 향상되었습니다.

위에 열거된 5 가지 패키지 구조 외에도 μBGA, land array CSP, stacked CSP (멀티 칩 입체 패키지) 와 같은 CSP 정의에 맞는 많은 패키지 구조가 있습니다.

3CSP 패키징 기술 전망

3. 1 더 연구하고 해결해야 할 문제

CSP 에는 많은 장점이 있지만 새로운 패키징 기술로서 불가피하게 불완전한 부분이 있다.

(1) 표준화 각 회사는 자체 개발 전략을 가지고 있으며, 모든 신기술에는 표준화 부족 문제가 있습니다. 특히 다양한 형태의 CSP 가 성숙한 제품에 통합될 때 표준화는 큰 장애 [8] 입니다. 예를 들어 크기가 다른 칩은 현재 개발 중인 CSP 형식이 많기 때문에 조립업체는 콘센트, 운반체 등 다양한 기초재료가 있어야 지탱할 수 있다. 기구의 종류가 다양하기 때문에 재료에 대한 요구가 다양하여 기술 유연성이 매우 떨어진다. 게다가, 통일된 신뢰성 데이터의 부족도 두드러진 문제이다. CSP 에 대한 시장 접근을 위해 제조업체는 가능한 한 빨리 신뢰성 데이터를 제공하여 적절한 표준을 마련해야 합니다. CSP 는 표준화가 절실히 필요하며, 디자이너는 개별 설계가 아닌 균일한 사양을 캡슐화하기를 원합니다. 이 목표를 달성하기 위해서는 부품의 외부 크기, 전기적 특성 매개변수 및 핀 면적을 표준화해야 하며, 글로벌 패키징 표준을 채택해야만 그 효과가 가장 좋습니다 [9].

(2) 신뢰성 신뢰성 신뢰성 테스트는 마이크로전자 제품 설계 및 제조의 중요한 부분이 되었습니다. CSP 는 일반적으로 VLSI 칩 준비에 사용되며, 수리 비용은 로우 엔드 QFP 보다 높으며, CSP 의 시스템 신뢰성은 기존 SMT 패키지보다 더 민감하므로 안정성 문제가 중요합니다. 자동차 및 산업용 전자 제품은 패키지에 대한 요구가 높지 않지만 고온 고습과 같은 열악한 환경에 적응해야 하는 경우 신뢰성이 중요한 문제입니다. 또한 새로운 재료와 신기술이 적용됨에 따라 기존의 안정성 정의, 표준 및 품질 보증 시스템은 더 이상 CSP 개발 및 제조에 완전히 적용되지 않으며, 신뢰성 설계, 프로세스 제어, 특수 환경에서의 가속 테스트, 신뢰성 분석 및 예측과 같은 CSP 의 품질과 신뢰성을 보장하기 위한 새로운 시스템 접근 방식이 필요합니다.

신뢰성 문제의 효과적인 해결이 CSP [10, 1 1] 성공의 관건이라고 할 수 있다.

(3) 비용과 가격은 항상 제품, 특히 로우엔드 제품의 시장 경쟁력에 가장 민감한 요소 중 하나입니다. 장기적으로 더 작고, 얇고, 가격 대비 성능이 뛰어난 CSP 패키지는 다른 패키지보다 연간 비용 하락폭이 더 크지만 단기간에 이 장애를 극복하는 것은 여전히 큰 과제입니다 [10].

현재 CSP 의 가격이 비교적 높다. 고밀도 광학 보드의 가용성, 숨겨진 솔더 조인트 테스트의 어려움 (X-레이 사용), 수리 기술에 익숙하지 않은, 생산 배치 크기 및 로컬 수정과 관련된 문제는 모두 일반 BGA 부품 또는 TSOP/TSSOP/SSOP/SSOP 장치보다 제품의 시스템 수준 가격에 영향을 미칩니다. 그러나 기술의 발전과 설비의 보완에 따라 가격은 계속 하락할 것이다. 현재 많은 제조업체는 날로 증가하는 시장 수요를 충족하기 위해 CSP 가격을 낮추기 위한 조치를 적극적으로 취하고 있습니다.

휴대용 제품의 소형화, OEM 제조업체의 조립 능력 향상, 웨이퍼 프로세스 비용 하락에 따라 웨이퍼 클래스 CSP 패키징이 웨이퍼에서 진행되기 때문에 비용면에서 경쟁력이 높고 가격 경쟁력이 가장 높은 CSP 패키지 형태이며 결국 가격 대비 성능이 가장 높은 패키지가 될 것입니다.

또한 CSP 와 일치하는 방법 (예: 세밀한 간격, 다중 핀 PWB 마이크로판 기술 및 장비 개발, 보드에 CSP 를 장착할 수 있는 범용 설치 기술 [12] 등 CSP 공급업체가 현재 시급히 해결해야 할 문제입니다.

3.2 광열 발전의 미래 발전 추세

(1) 터미널 제품 크기에 대한 기술 동향은 휴대용 제품 시장과 CSP 시장에 영향을 미칠 것입니다. CSP 는 최고 성능과 최소 크기의 제품을 사용자에게 제공하기 위해 가장 좋은 패키지 형태입니다. 전자 제품의 소형화 추세에 따라 IC 공급업체는 0.3mm 이하의 CSP 제품, 특히 가능한 많은 I/O 수를 개발하기 위해 노력하고 있습니다. 미국 반도체 공업협회에 따르면 현재 CSP 의 최소 간격은 20 10 의 BGA 레벨 (0.50mm) 에 해당하며 20 10 의 CSP 최소 간격은 현재 플립 칩 레벨 (0.25mm) 에 해당합니다.

기존 패키지 형태의 장점은 각기 다르기 때문에 다양한 패키지의 장점을 보완하고 자원을 효과적으로 통합할 수 있어 IC 제품의 성능을 향상시키는 빠르고 저렴한 방법입니다. 예를 들어, SMT, DCA, BGA 및 CSP 패키지 형식 (예: EPOC 기술) 은 필요에 따라 동일한 PWB 에 포함됩니다. 현재 이런 혼합 기술은 중시되고 있으며, 외국의 일부 구조는 그것에 대해 심도 있는 연구를 진행하고 있다.

가격 대비 성능 추구는 웨이퍼급 CSP 가 광범위하게 응용되는 원동력이다. 최근 몇 년 동안 WLP 패키징은 기생 매개변수가 작고, 성능이 높으며, 크기가 작고 (칩 자체의 크기에 가까움), 비용이 지속적으로 절감되는 등 업계에서 점점 더 많은 관심을 받고 있습니다. WLP 는 기존 표준 SMT 장치를 활용하여 생산 계획과 생산 조직을 최적화할 수 있도록 웨이퍼에서 부품까지 전체 프로세스를 함께 수행합니다. 실리콘 가공 공정 및 패키지 테스트는 패키지 테스트를 위해 실리콘을 다른 곳으로 보내지 않고도 실리콘 생산 라인에서 수행할 수 있습니다. 테스트는 CSP 패키지 제품을 절단하기 전에 한 번에 완료할 수 있어 테스트 비용을 절감할 수 있습니다. 결론적으로 WLP 는 미래의 광열발전의 주류가 되었다 [13~ 15].

(2) 응용 분야 CSP 패키징에는 TSOP 및 BGA 패키징과 비교할 수 없는 많은 장점이 있어 마이크로패키징 기술의 발전 방향을 나타냅니다. 한편, CSP 는 메모리 (예: 플래시, SRAM, 고속 DRAM) 에서의 애플리케이션을 지속적으로 강화하여 고성능 스토리지 캡슐화의 주류가 될 것입니다. 한편, 특히 네트워크, 디지털 신호 프로세서 (DSP), 혼합 신호 및 무선 주파수, 전용 집적 회로 (ASIC), 마이크로컨트롤러, 전자 디스플레이 등 새로운 응용 분야를 점진적으로 개척할 예정입니다. 예를 들어, 디지털 기술로 인해 휴대용 제품 제조업체는 DSP 에서 CSP 의 응용 프로그램을 확대하고 있으며, 미국 TI 에서 생산하는 CSP 패키지 DSP 제품은 현재 90% 이상에 달합니다.

또한, 패시브 장치에 CSP 를 적용하는 것도 주목받고 있다. 연구에 따르면 용접 연결 수가 줄어들면서 CSP 패키지 크기가 크게 줄어들고 안정성이 크게 향상되었습니다.

(3) 시장은 CSP 기술이 처음 형성되었을 때 생산량이 매우 적고 1998 이 양산에 진입할 것으로 전망했다. 그러나 최근 2 년간의 발전 추세는 예전과 다르다. 2002 년 판매 수익은 65,438+0 억 9500 만 달러로 집적 회로 시장의 약 5% 를 차지했습니다. 외국 권위 기관인' ElectronicTrendPublications' 는 2004 년 글로벌 시장의 CSP 수요가 648 1 억 조각, 2005 년에는 887 1 억 조각에 이를 것으로 전망했다.