중앙처리장치는 어떻게 작동합니까

중앙 처리 장치의 작동 원리 분석

완전한 마이크로컴퓨터 시스템에는 하드웨어 시스템과 소프트웨어 시스템이 포함되어 있다. 컴퓨터 하드웨어는 컴퓨터를 구성하는 다양한 물리적 장치입니다. 그것들은 각종 실제 부품으로 구성되어 있으며, 컴퓨터 작업의 물질적 기초이다. 컴퓨터 하드웨어 시스템의 가장 중요한 부분은 CPU (중앙 처리 장치) 입니다.

(a) CPU 의 기본 개념 및 구성

CPU (중앙 처리 장치) 는 컴퓨터 시스템의 핵심이며 주로 알고리즘과 컨트롤러를 포함합니다. 컴퓨터를 한 사람에 비유하면 CPU 는 심장이고, 그 중요한 역할은 이것으로 드러난다. CPU 의 내부 구조는 제어 유닛, 논리 유닛 및 스토리지 유닛의 세 부분으로 나눌 수 있습니다. 이 세 부분이 서로 조화를 이루면 컴퓨터 각 부분의 조정을 분석, 판단, 계산 및 제어할 수 있습니다.

컴퓨터의 모든 동작은 중앙 처리 장치에 의해 제어됩니다. 연산자는 주로 다양한 산술 연산 (예: 더하기, 빼기, 곱하기, 나누기) 과 논리 연산 (예: 논리 더하기, 논리 곱하기, 논리 반전) 을 완료합니다. 컨트롤러에는 연산 기능이 없습니다. 단지 다양한 명령을 읽고 분석하고 적절한 제어를 할 뿐입니다. 일반적으로 CPU 에는 연산에 직접 참여하여 연산의 중간 결과를 저장할 수 있는 레지스터가 몇 개 있습니다.

우리가 흔히 말하는 CPU 는 X86 시리즈와 호환되는 CPU 입니다. 이른바 X86 명령어는 미국 인텔사가 첫 번째 16 비트 CP U(i8086) 를 위해 특별히 개발한 것으로, 미국 IBM 은 198 1 년 출시 세계 1 위다 동시에 부동 소수점 데이터 처리 능력을 향상시키기 위해 컴퓨터에 추가된 X8 7 칩 시리즈 수학 보조 프로세서는 X87 명령어를 사용하며, X87 명령어와 X87 명령어를 통칭하여 X86 명령어라고 합니다. CPU 기술이 발달하면서 인텔은 업데이트된 i80386 과 i80486, 심지어 오늘날의 펜티엄 Intel 시리즈까지 개발했지만, 과거 개발된 다양한 애플리케이션을 계속 실행하여 풍부한 소프트웨어 리소스를 보호하고 상속할 수 있도록 인텔사에서 생산한 모든 CPU 는 여전히 X86 명령어를 사용하고 있습니다. Intel 뿐만 아니라 AMD, Cyrix 등의 공급업체도 X86 명령어를 사용할 수 있는 CPU 를 제작했습니다. 이러한 CPU 는 Inte l CPU 용으로 개발된 다양한 소프트웨어를 실행할 수 있기 때문에 컴퓨터 업계 사람들은 이러한 CPU 를 Inte l 의 CPU 호환 제품으로 나열합니다. Intel X8 6 시리즈와 호환되는 CPU 는 모두 X8 6 명령어를 사용하기 때문에 오늘날 방대한 x86 시리즈와 호환 CPU 포트폴리오를 형성하고 있다.

(b) 중앙 프로세서의 주요 기술 파라미터

CPU 의 품질은 컴퓨터 시스템의 등급을 직접 결정하며 CPU 의 주요 기술적 특성은 CPU 의 일반적인 성능을 반영합니다.

CPU 가 동시에 처리할 수 있는 이진 데이터의 자릿수는 가장 중요한 품질 표시 중 하나입니다. 사람들은 보통 16 비트 컴퓨터와 32 비트 컴퓨터를 말합니다. 즉, 이 마이크로컴퓨터의 C PU 는 16 비트와 32 비트 이진 데이터를 동시에 처리할 수 있습니다. 초기의 대표 IBM PC/XT, IBM PC/AT 및 286 컴퓨터는 16 비트 컴퓨터, 386 및 486 컴퓨터는 32 비트 컴퓨터, 586 컴퓨터는 64 비트 하이엔드 마이크로컴퓨터였다.

CPU 는 정보를 처리하는 글자 길이에 따라 8 비트 마이크로프로세서, 16 비트 마이크로프로세서, 32 비트 마이크로프로세서, 64 비트 마이크로프로세서로 나눌 수 있습니다.

비트: 디지털 회로 및 컴퓨터 기술에서 이진 인코딩은' 0' 과' 1' 만 인코딩합니다. 여기서' 0' 과' 1' 은 모두 CPU 중 하나입니다.

바이트 및 문자 길이: 컴퓨터 기술에서 CPU 가 한 번에 처리할 수 있는 이진수의 자릿수를 문자 길이라고 합니다. 따라서 문자 길이가 8 비트인 데이터를 처리할 수 있는 CPU 를 일반적으로 8 비트 CPU 라고 합니다. 마찬가지로 32 비트 CPU 는 단위 시간 동안 32 비트 이진 데이터를 처리할 수 있습니다. 일반적으로 사용되는 영어 문자는 8 비트 이진으로 표시할 수 있기 때문에 8 비트는 일반적으로 1 바이트라고 합니다. 바이트 길이는 고정되어 있지 않으며 문자 길이는 CPU 마다 다릅니다. 8 비트 C PU 는 한 번에 하나의 Yu 세그먼트만 처리할 수 있으며 32 비트 CPU 는 한 번에 4 개의 Yu 세그먼트를 처리할 수 있습니다. 마찬가지로 64 비트 CPU 는 한 번에 8 바이트를 처리할 수 있습니다.

2.CPU 외부 주파수

CPU 외부 주파수, 즉 공통 특성 시트에 나열된 CPU 버스 주파수는 마더보드가 CPU 에 제공하는 참조 클럭 주파수이며 CPU 작동 주파수는 멀티플라이어 계수에 외부 주파수를 곱한 값입니다. 펜티엄 시대에 CPU 의 외부 주파수는 일반적으로 60/60/66MHz 였습니다. 펜티엄 II 350 부터 CPU 의 외부 주파수가 100 MHz 로 증가했습니다. 일반적으로 CPU 버스 주파수와 메모리 버스 주파수는 동일하므로 CPU 외부 주파수가 증가하면 메모리와의 스위칭 속도도 그에 따라 향상되어 컴퓨터의 전체 작동 속도를 높이는 데 큰 영향을 미칩니다.

3.FSB 주파수

프런트 사이드 버스 (CPU 버스라고도 함) 는 CPU 와 메모리, L2 캐시 (소켓 7 보드만 해당) 간에 데이터를 교환하는 작동 시계입니다. 프런트 사이드 버스 주파수는 현재 다양한 마더보드의 메모리 버스와 동일하기 때문입니다. 데이터 전송의 최대 대역폭은 데이터 비트의 너비와 전송 빈도, 즉 데이터 대역폭 = (버스 주파수 (데이터 폭) /8 에 따라 달라지기 때문입니다. 예를 들어, 인텔의 Pⅱ333 은 6 6MHz 프런트 사이드 버스를 사용하므로 메모리와의 데이터 교환 대역폭은 528MB/s =(66×64)/8 이고 Pⅱ350 은 100MHz 프런트 사이드 버스를 사용하므로 프런트 사이드 버스 속도가 컴퓨터의 런타임 CPU 와 메모리 (L2 캐시) 간의 데이터 교환 속도에 영향을 미치며 실제로 컴퓨터의 전체 실행 속도에 영향을 미친다는 것을 알 수 있습니다. 그래서 인텔은 현재 Pⅲ 프런트 사이드 버스 주파수를 100MHz 에서 133MHz 로 전환하기 시작했습니다. AMD 의 새 K7 은 20MHz 의 프런트 사이드 버스 주파수를 사용하지만, K7 CPU 코어와 메모리의 데이터 교환 시계는 여전히 100MHz 이며 클럭 속도도 100 MHz 로 두 배로 늘어난 것으로 나타났습니다.

4.CPU 클럭 속도

CPU 의 클럭 속도는 작동 주파수라고도 하며 CPU 코어 (정수 및 부동 소수점 연산자) 회로의 실제 작동 주파수입니다. 486 DX2 CPU 이전. CPU 의 클럭 속도는 외부 주파수와 같습니다. 486DX2 부터는 기본적으로 모든 CPU 클럭 속도가' 외부 주파수 x 멀티플라이어 계수' 와 같습니다. CPU 의 주요 기술적 특징. 클럭 속도는 CPU 커널이 실행되는 클럭 주파수로 CPU 실행 속도에 직접적인 영향을 줍니다.

Penti um 만이 하나의 클럭 주기 동안 두 가지 운영 명령을 실행할 수 있다는 것을 알고 있습니다. 클럭 속도가 100MHz 인 펜티엄 (r) 이 1 초 내에서 2 억 개의 명령을 실행할 수 있다면, 클럭 속도가 200MHz 인 펜티엄 (r) 은 초당 4 억 개의 명령을 실행할 수 있으므로 CPU 주파수가 높을수록 컴퓨터 실행 속도가 빨라집니다.

Cyrix 의 CPU- 클럭 속도 지수는 PR 성능 등급 매개변수를 사용하여 측정됩니다. 즉, 현재 CPU 성능은 인텔의 클럭 속도 CPU 와 같습니다. PR 매개변수가 있는 CPU 의 실제 작동 클럭 주파수가 공칭 클럭 속도와 일치하지 않습니다. 예를 들어 M II-300 의 실제 작동 주파수는 233MHz(66×3.5) 이지만 PR 매개변수의 클럭 속도는 300MH z 입니다. 즉, M II-300 은 인텔의 P II-300 과 같습니다. 하지만 실제로는 M II-300 의 Business Win ston 지수 (정수 성능) 만이 P II-300 과 비슷할 수 있습니다.

5.L 1 및 L2 캐시의 용량과 속도

L 1 및 L2 캐시의 용량과 작동 속도는 컴퓨터 속도를 높이는 데 중요한 역할을 합니다. 특히 L2 캐시는 더 많은 2 D 그래픽 처리를 실행하는 상용 소프트웨어의 속도를 높이는 데 중요한 역할을 합니다.

L2 캐시는 L 1 캐시 부족을 보완하고 주 메모리가 CPU 작업에 미치는 지연을 최소화하기 위해 486 시대에 설립되었습니다.

CPU 의 L2 캐시는 내부 및 외부 두 가지로 나뉩니다. CPU 칩 내의 L2 캐시는 클럭 속도와 동일한 속도로 작동하지만, P II 를 통해 CPU 칩 외부에 설치된 L2 캐시는 일반적으로 클럭 속도의 절반이므로 칩 내의 L2 캐시보다 효율이 낮습니다. 이는 셀러론 (Celeron) 이 128KB 의 온칩 캐시만 가지고 있지만, 성능은 같은 클럭 속도의 P II (클럭 속도의 절반 칩 외부 L2 캐시에 5 12KB 가 있음) 를 거의 능가하는 중요한 이유이기도 하다.

1, 파이프 기술

조립 라인은 최초로 486 칩에서 InteI 에 의해 사용되었습니다. 조립 라인은 산업 생산의 조립 라인처럼 작동합니다. CPU 에서 명령 처리 라인은 5~6 개의 기능이 다른 회로 단위로 구성된 다음 X86 명령을 각각 5~6 단계로 나누어 이러한 회로 단위로 실행합니다. 이렇게 하면 하나의 CPU 클럭 주기 내에 명령을 완료할 수 있으므로 CPU 실행 속도가 향상됩니다. 486CP U 에는 단 하나의 파이프 라인이 있기 때문에, 파이프 라인의 명령, 디코딩, 주소 생성, 명령 실행, 데이터 쓰기 5 회로 단위를 통해 동시에 5 단계로 분할된 명령을 실행합니다. 따라서 486CP U 의 설계자가 기대하는 각 클럭 주기가 하나의 명령을 완성하는 목적을 달성해야 합니다 (제 생각에는 CPU 는 실제로 5 번째 클럭 주기에서 각 주기의 명령 처리를 완료해야 합니다) 펜티엄 시대에 디자이너는 CPU 에 독립 회로 장치가 있는 두 개의 파이프 라인을 설치하여 CPU 가 작업하는 동안 두 개의 파이프 라인을 통해 두 개의 명령을 동시에 실행할 수 있도록 이론적으로 각 클럭 주기마다 두 개의 명령을 완료할 수 있습니다.

슈퍼 파이프 라인 및 초과 기술

하이퍼라인은 일부 CPU 내부의 파이프라인이 일반적인 5~6 단계를 초과하는 것을 말합니다. 예를 들어 펜티엄 프로 파이프라인은 최대 14 단계입니다. 파이프 라인 설계의 단계 (단계) 가 많을수록 명령 완료 속도가 빨라지므로 작업 빈도가 높은 CPU 에 적응할 수 있습니다. Supe rscalar 는 CPU 에 하나 이상의 파이프 라인이 있으며 클록 사이클당 둘 이상의 명령을 완료할 수 있음을 의미합니다. 이런 디자인을 초과량 기술이라고 한다.

3, 임의 순서 집행 기술

Out-of-orderexecution (out-of-order execution) 은 CPU 에서 사용하는 기술로, 여러 명령이 프로그램에 지정된 순서대로 개발되지 않고 처리를 위해 해당 회로 단위로 전송될 수 있도록 합니다. 예를 들어, 프로그램의 한 부분에는 7 개의 명령이 있습니다. 이때 CPU 는 각 셀 회로의 유휴 상태와 각 명령을 미리 실행할 수 있는지 여부를 분석하여 미리 실행할 수 있는 명령을 해당 회로로 즉시 전송합니다. 물론 각 셀이 지정된 순서로 명령을 실행하지 않은 후 해당 회로는 원래 프로그램에서 지정한 명령 순서에 따라 연산 결과를 재정렬해야 절차로 돌아갈 수 있습니다. 순서를 따르지 않는 이러한 디스어셈블링 명령을 순서가 잘못된 실행 (순서가 잘못된 실행이라고도 함) 이라고 합니다. 무질서한 실행 기술을 채택하는 목적은 CP U 내부 회로가 전체 부하로 작동하여 CPU 가 프로그램을 실행하는 속도를 높이는 것입니다.

4. 기술 기반 사전 추적 및 추측 구현 기술

분기 예측 및 추측 실행은 CPU 동적 실행 기술의 주요 내용이며, 동적 실행은 현재 CPU 에서 주로 사용되는 첨단 기술 중 하나입니다. 분기 예측 및 동적 실행을 채택하는 주요 목적은 CPU 의 실행 속도를 높이는 것입니다. 추측 실행은 분기 예측을 기준으로 하며, 분기 예측 프로그램 분기 후의 처리도 추측 실행입니다.

5, 명령어 특수 확장 기술

가장 간단한 컴퓨터에서 명령 시퀀스는 피연산자를 얻고 계산을 수행할 수 있습니다. 대부분의 컴퓨터에서 이러한 명령은 한 번에 한 번만 계산을 수행할 수 있습니다. 일부 병렬 작업을 완료해야 하는 경우 몇 차례 연속 계산을 수행해야 합니다. 이 컴퓨터는 SISD (single instruction single data) 프로세서를 사용합니다. CPU 성능을 소개할 때 "확장 명령" 또는 "특수 확장" 을 자주 언급하는데, 이는 CPU 에 X86 명령어에 대한 명령 확장이 있는지 여부를 의미합니다. 첫 번째 확장 명령은 InteI 자체의 "MMX" 이고, 그 다음은 AMD 의 "3D Now!" 입니다 마지막으로 최근 펜티엄 III 의' 상증' 입니다.

MMX 와 상교소: MMX 는 영어' 멀티미디어 명령어 세트' 의 약자입니다. * * * 총 57 개의 명령이 있는데, 이는 인텔이 1985 이후 정형화된 X86 명령을 확장한 것은 이번이 처음이다. MMX 는 주로 CPU 의 멀티미디어 정보 처리를 향상시키고 CPU 가 3D 그래픽, 비디오 및 오디오 정보를 처리하는 능력을 향상시키는 데 사용됩니다. 그러나 정수 연산만 최적화되었기 때문에 부동 소수점 연산 능력이 향상되지 않았습니다. 따라서 3D 그래픽이 인기를 끌면서 3D 웹 페이지가 인터넷에서 점점 더 많이 사용되고 있으며 MMX 는 이미 충분합니다. MMX 명령은 정수에 대해-40,0, 1, 469 또는 32766 과 같은 SIMD 연산을 수행할 수 있습니다. SSE 명령은 -40.2337, 1.4355 또는 874638+02 등과 같은 부동 소수점 숫자의 SIMD 연산 기능을 추가합니다. MMX 와 SSE 를 사용하면 하나의 명령으로 둘 이상의 데이터 흐름에 대한 계산을 수행할 수 있습니다. 앞의 예에서 볼 때, 초당 529,000 개의 명령을 실행할 필요가 없고, 단지 264,600 개의 명령만 있으면 된다. 동일한 명령이 왼쪽 및 오른쪽 채널에서 동시에 작동할 수 있기 때문입니다. 표시되는 경우 초당 70,778,880 개의 명령이 필요하지 않고 23,592,960 개의 명령만 필요합니다. 빨간색, 녹색 및 파란색 채널은 동일한 명령으로 제어할 수 있기 때문입니다.

SSE: SSE 는 영어' 인터넷 스트리밍 SIMD 확장' 의 약자입니다. 펜티엄 III 에서 인텔사의 첫 번째 응용 프로그램입니다. 사실, 처음에는 MMX2 가 나중에 KNI(Katmai NewInstruction) 라고 불렸는데, Katmai 는 현재 실제로 펜티엄 III 입니다. SSE*** 는 원래 MMX 뿐만 아니라 현재 3D 까지 70 개의 명령을 가지고 있습니다! 명령어 세트의 모든 기능, 특히 SIMD 부동 소수점 처리 기능이 강화되었으며, 현재 인터넷의 성장을 위해 CPU 가 3D 웹 페이지 및 기타 오디오 및 비디오 정보 기술을 처리할 수 있는 능력을 강화했습니다. CPU 에 전용 확장 명령 집합이 있으면 응용 프로그램의 지원을 받아야 작동합니다. 따라서 최신 Penthm III 450 과 펜티엄 II 450 은 확장 명령 지원 없이 동일한 어플리케이션을 실행할 때 속도면에서 크게 다르지 않습니다.

SSE 는 기존의 MMX 명령어를 유지할 뿐만 아니라 70 개의 명령어를 추가하여 부동 소수점 연산 속도를 높이고 메모리 사용 효율을 높여 메모리 속도를 높입니다. 게임 성능의 향상은 매우 두드러진다. 인텔은 Intel 가 특히 3D 형상 연산 및 애니메이션 처리에 미치는 영향이 분명하다고 밝혔습니다. 그래픽 처리 (예: Photoshop); 비디오 편집/압축/압축 해제 (예: MPEG 및 DVD) ： 음성 인식 음성 압축 및 합성도 가능합니다.

3D 지금! AMD 가 개발한 멀티미디어 확장 명령 세트에는 27 개의 명령이 있습니다. MMX 명령 집합의 경우 부동 소수점 처리 기능을 강화하는 약점이 없으며 AMD K6 시리즈 CPU 의 3D 그래픽 처리 능력을 향상시키는 데 중점을 둡니다. 그러나 명령이 제한되어 있기 때문에 이 명령 세트는 주로 3D 게임에 사용되지만 다른 비즈니스 그래픽 응용 프로그램은 지원하지 않습니다.

(d) CPU 생산 공정 및 제품 아키텍처

1, CPU 생산 프로세스

CPU 성능을 나타내는 매개변수에는 종종 "0.35um" 또는 "0.25um" 등을 포함한 "프로세스 프로세스 프로세스" 가 있습니다. 일반적으로 "프로세스 기술" 의 데이터가 작을수록 CPU 생산 기술이 더 발전합니다. 현재 CPU 생산은 주로 CMOS 프로세스를 사용합니다. CMOS 는 영어' 상보금속 산화물 반도체' 의 약자이다. 이런 기술로 CPU 를 생산할 때, 각종 회로와 부품은 모두' 광칼' 을 거쳐 처리되고, 알루미늄 금속은 실리콘 재료에 퇴적한 다음,' 광칼' 으로 도선으로 새겨 모든 부품을 연결한다. 현재 리소그래피의 정확도는 일반적으로 미크론 (um) 으로 표현되며 정확도가 높을수록 생산 공정이 더욱 발전합니다. 정확도가 높을수록 같은 부피의 실리콘 재료에서 생산할 수 있는 부품이 많을수록 연결이 가늘수록 생산된 CPU 작동 주파수가 높아질 수 있기 때문이다. (윌리엄 셰익스피어, 실리콘, 실리콘, 실리콘, 실리콘, 실리콘, 실리콘, 실리콘, 실리콘, 실리콘) 이 때문에 0.65 미크론 공정만 사용할 수 있을 때 생산된 1 세대 펜티엄 CPU 작동 주파수는 60/60/66MHz 에 불과하며, 후속 생산 공정이 0.35 미크론과 0.25 미크론으로 발전함에 따라 작동력이 266MHz 인 펜티엄 MMX 와 500MHz 속도의 펜티엄 2 세대 CPU 도 그에 따라 생산된다. 현재 기술의 한계로 인해 현재 CPU 생산 공정은 0.25 미크론에 불과하기 때문에 인텔, AMD, Cyrix 등은 모두 0. 18um 과 구리 (실리콘 재료에 쌓인 금속동으로 원래의 알루미늄을 대체) 를 위해 노력하고 있습니다. 생산 공정이 0. 18um 에 이르면 l000MHz 의 CPU 를 생산하는 것이 일반적입니다.

AMD 는 Motorola 와 7 년 간의 기술 협력 계약을 체결하여 다음 세기에도 마이크로프로세서 개발을 위해 인텔과 계속 경쟁할 수 있도록 했습니다. 모토로라는 AMD 에 최신 구리 상호 연결 기술을 승인할 것이다. AMD 는 2000 년 안에 최고 1000MHz( 1GHz) 의 클럭 속도를 가진 K7 마이크로프로세서를 제조할 계획입니다. CPU 는 더 빠른 64 비트 구조로 발전할 것이다. CPU 의 제조 공정은 더욱 정교해져서 현재의 0.25 미크론에서 0. 18 미크론으로 전환됩니다. 2000 년까지 대부분의 CPU 공급업체는 0. 18 미크론 공정을 채택할 예정입니다. 200 1 이후 많은 업체들이 0. 13 미크론 구리 제조 기술로 전환된다. 제조 기술의 향상은 더 작은 크기와 더 높은 통합도를 의미한다. 구리 공예의 우세는 매우 뚜렷하다. 주로 구리의 전도성이 현재 널리 사용되고 있는 알루미늄보다 좋고, 구리의 저항과 발열량이 적기 때문에 더 넓은 범위에서 프로세서의 신뢰성을 보장할 수 있습니다. 0. 13 미크론 이하의 칩 제조 기술 및 구리 공정을 사용하여 칩의 작동 주파수를 효과적으로 높일 수 있습니다. 기존 파이프 코어의 체적을 줄일 수 있습니다. 구리 공정은 기존의 알루미늄 공정에 비해 칩 속도를 높이고 칩 면적을 줄이는 데 효과적입니다. 발전의 관점에서 볼 때, 구리 기술은 결국 알루미늄 기술을 대체할 것이다.

각 제조업체가 생산하는 각 CPU 에는 이름 (브랜드 이름), 코드 (개발 코드), 로고 (특수 패턴) 가 있습니다. 이 가운데 인텔의 초기 제품은 모두 i80x86, 즉 이전의 286, 386, 486 등으로 명명되었다. 인텔은 5 세대 제품 586 을 개발할 때 상표 등록 문제로 펜티엄 (Pentium) 으로 바뀌었고 중국 상표명' 펜티엄 (Pentium)' 을 등록했다. 그 결과 펜티엄 Pr o (펜티엄 II), 펜티엄 III (펜티엄 III), 셀러론 (셀러론) 이 등장했습니다. 현재 명칭은 아직 같은 유형의 CPU 사양을 반영하지 못하며, 인텔이 전면 버스가 133MHz 인 P III 를 공식 출시하면 개선될 것입니다. 앞으로 이름만 봐도 이 CPU 의 대략적인 기술적 특징을 알 수 있다.

또한 제조업체는 이름은 같지만 기술 사양이 다른 제품을 포함하여 각 CPU 에 대해 다른 개발 코드를 가지고 있습니다. 예를 들어, 인텔이 0.3 5 와 0.25 공정으로 생산한 P II 는 Klamath 와 Destrutes 입니다. 또한 Itel 의 각 이름의 CIPU 에는 로고로 사용할 수 있는 특별한 상표 패턴이 있습니다. AMD 와 Cyrix 는 Intel 과 비슷하며 각 CPU 에도 이름, 코드, logo 가 있지만 정식 중국어 이름은 없습니다.

2. 중앙 프로세서의 내부 구조

현재 우리가 사용하고 있는 CPU 내부 구조는 실제로 단일 버스와 이중 버스 두 가지 구조로 나눌 수 있습니다. CPU 의 내부 구조적 특성에 따라 CPU 의 포장 형태와 설치 사양이 결정되기 때문에 여기에 간단한 소개가 있습니다.

인텔이 펜티엄 프로 (펜티엄 프로) 를 개발하기 전에는 클래식 펜티엄 (클래식 펜티엄) 과 같은 다양한 486 이상의 CPU 가 주 프로세서, 수학 보조 프로세서, 컨트롤러, 다양한 레지스터, L 1 캐시로 구성되었습니다. 아직도 많은 CPU 가 AMD 의 K6-2, Cyrix 의 MII, IDT-C6 등과 같은 내부 구조 모델로 계속 생산되고 있습니다. P6(Pen-Tium PrO 의 개발 코드) 부터 CPU 와 L2 캐시의 데이터 교환 속도를 더욱 높이기 위해 인텔은 원래 컴퓨터 보드에 설치된 캐시 제어 회로와 L2 캐시 (L2 캐시) 를 동일한 실리콘 소재에 만들어 CPU 칩에 통합했습니다. 이렇게 하면 CPU 코어와 캐시 간의 데이터 교환이 외부 버스를 통과하지 않고 CPU 내부의 캐시 버스를 직접 통과할 수 있습니다. CPU 코어와 메모리, CPU 와 캐시 간의 데이터 교환 채널이 분리되어 첫 번째 P6 듀얼 버스 아키텍처 모드가 형성됩니다 (그림 1 참조). 펜티엄 프로 (Pentium Pro) 의 실제 응용 효과로 볼 때, 이 기술 조치는 매우 성공적이며 CPU 개발 기술의 중대한 발전이다. P6 이중 버스 구조의 장점으로 인해 L2C cache 및 캐시 컨트롤러가 있는 모든 CPU 는 인텔의 P II, 뉴셀러론 및 P II 와 같은 기존 단일 버스 모드에서 이중 버스 모드로 전환됩니다. AMD K6-ⅲ, K7 등.

3.CPU 아키텍처 및 패키지

CPU 아키텍처는 CPU 장착 콘센트의 유형 및 사양에 따라 결정됩니다. 현재 일반적으로 사용되는 CPU 는 소켓 사양에 따라 소켓 X 와 Slotx 의 두 가지 아키텍처로 나눌 수 있습니다.

여기서 Socket x CPU 는 So cket 7 과 Socket370 으로 나뉩니다. 32 1 핀 소켓 7 과 370 핀 소켓 370 은 각각 설치용입니다. 소켓 7 과 소켓 370 소켓은 외관이 비슷하고 크기가 같지만 소켓 370 소켓은 소켓 7 보다 핀 소켓이 한 바퀴 더 많습니다. 슬롯 x 아키텍처의 CPU 에서 S lot 1, 슬롯 2, 슬롯 a 로 나뉘며 해당 사양의 슬롯 슬롯을 사용하여 설치됩니다. 1 슬롯과 슬롯 a 는 모두 242 와이어 슬롯이지만 기계 및 전기 표준이 다르므로 서로 호환되지 않습니다. 슬롯 2 는 P II 및 P II 시퀀스의 제온 전용 대형 슬롯입니다. Xeon 은 워크그룹 서버 전용 CPU 입니다.

패키지는 CPU 생산의 마지막 프로세스입니다. 패키지는 특정 재료로 CPU 칩이나 CPU 모듈을 안에 경화시켜 손상을 방지하는 보호 조치입니다. 일반 CPU 는 포장만 해야 사용자에게 배달할 수 있습니다.

CPU 캡슐화 방식은 CPU 설치 형식 및 장치 통합 설계에 따라 달라집니다. 일반 소켓 소켓에 설치된 CPU 는 PGA (그리드 어레이) 로만 캡슐화할 수 있으며 슬롯 x 슬롯 설치 CPU 는 모두 SEC (단면 카트리지) 로 캡슐화됩니다. 현재 PGA 패키지의 CPU 는 주로 Intel 의 셀러론, AMD 의 K6-2 및 K6-II, Cyrix 의 M II 입니다. 셀러론 이전에는 SEC 패키지였으나 지금은 모두 PGA 패키지입니다 (그림 4 참조). SEC 패키지 CPU 는 인텔의 P II, P II 및 AM D 의 K7 입니다. 여기서 Intel 의 슬롯 아키텍처 CPU 는 실제로 SEPP, SECC, SEC2 등 3 개의 단면 상자 패키지로 구성됩니다.

셀러론 및 K6-III 는 위 CPU 에 각각 128KB 및 256KB 의 L2 캐시 및 캐시 컨트롤러를 통합하지만 CPU 코어, L2 캐시 및 캐시 컨트롤러를 한 번에 동일한 실리콘 소재에 제조하므로 크기가 작아 PGA 로 캡슐화할 수 있습니다. 하지만 셀러론 PGA 패키지의 주요 원인은 생산비용을 줄이기 위한 것이고, K6-ⅲ PGA 패키지의 주요 원인은 인텔이 소켓 1, 슬롯 2, 슬롯 370 의 소켓에 특허를 신청했기 때문에 MD 1 개는 소켓 7 아키텍처만 사용하고 PGA 패키지는 K6-ⅲ 를 생산하기 위한 것입니다

현재 슬롯 아키텍처 CPU 는 두 가지 방법으로 제조되고 있습니다. 하나는 별도로 제조된 CPU 코어 칩, 캐시 컨트롤러 칩 및 L2 캐시 칩을 PCB (회로 기판) 에 설치한 다음 단면 플러그와 팬을 설치하여 CPU 최종 제조를 완료하는 것입니다. 이런 구조와 방법으로 제조된 CPU 에는 인텔의 P II, P II 및 AMD 의 K7 이 포함됩니다. 두 번째는 회로 기판에 완전한 CPU 칩 (CPU 코어, 고속 캐시 E 컨트롤러 칩 및 L2 캐시 칩 포함) 을 설치하는 것입니다. 이 경우 회로 기판은 슬롯 인터페이스를 설치하는 역할만 합니다. 마지막으로 단면 플러그와 팬도 설치하여 완전한 CPU 를 형성합니다. 이런 구조와 방법으로 제조된 CPU 는 인텔사 셀로론의 일부일 뿐이다.